E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
自学FPGA：
Verilog
基本语法规则（一）
目录前言1.词法规定1.1间隔符1.2标识符和关键词2.四种逻辑值3.八种强度值4.常量及其表示4.1整数型表示4.2实数型常量4.3字符串常量4.4参数语句5.数据类型5.1线网类型5.2寄存器类型参考文献前言笔者写这篇文章的目的主要是为了和大家分享一下学习心得，因为作为一名学生党，没有接受专门的培训，也没有老师给我讲解（课程安排在大四，笔者这时才大二），所以在参考了很多书籍和网上的视频教程后写
JaysonRen
·
2020-07-06 22:18
FPGA
华为IC测试面试题1
答：下面是
verilog
代码modulewave_90(inputclk_100M,inputclk_200M,inputrst_n,outputregclk_100M_90);wireclk_200M_n
我是苹果，不是香蕉
·
2020-07-06 21:39
verilog
fpga
异步FIFO（内有
Verilog
设计及仿真激励代码）
前言：FIFO本质为RAM，分为同步FIFO（SCFIFO）和异步FIFO(DCFIFO)，前者读写用同一个时钟信号，后者则使用双时钟读写。不过同步FIFO实际运用中较为少（可用做数据缓存），一般多用异步FIFO，因为在FPGA设计中，往往都是多时钟系统，很少为单时钟（除非你单纯做一个流水灯之类的简单实验）。这里，笔者给大家做一个简单的异步FIFO实验，供大家参考。（在看这个实验之前建议大家先学习
千歌叹尽执夏
·
2020-07-06 19:33
笔记
硬件课程设计报告--基于Basys2的多功能电子琴
注：工程代码见Github:多功能电子琴功能源代码项目描述1.1项目简介本项目基于Digilent公司的Basys2开发板，利用
verilog
语言实现一个FPGA电子琴。
成仔不说话
·
2020-07-06 18:05
认识Robei及Robei优势
今天的学习将为后面的操作打下基础，读者需要尽可能的熟悉软件和
Verilog
语法，了解Robei软件的结构和操作方式，并知道如何注册和寻找Robei资源。
FPGA攻城狮
·
2020-07-06 16:22
高校
Robei案例
FPGA
Robei
教育
实例五-Robei和Vivado的联合设计——流水灯设计
实例五Robei和Vivado的联合设计——流水灯设计3.1.1.本章导读该设计将指导你在Robei中完成一个简单的
Verilog
设计并且通过波形仿真来验证你的设计的功能正确性，随后使用VivadoIDE
FPGA攻城狮
·
2020-07-06 16:48
教育
FPGA
Robei
Robei案例
高校
【FPGA】Robei EDA 的使用（3）——计数器的实现
在我学FPGA的时候，入门的第一个
Verilog
程序，就是点亮流水灯，这个过程就是一个简单的计数器。流水灯的闪烁时间，换下一个灯的时间，都是依靠每次计数器计时完成之后的判断来实现的。
Ninquelote
·
2020-07-06 15:29
FPGA
【FPGA】Robei EDA 的使用（2）
之前还不太会用这个EDA的时候，我有一种很草(一种植物)的想法，我00就算饿死，就算用纯
Verilog
来写代码，我也不用这个RobeiEDA。现在，真香！
Ninquelote
·
2020-07-06 15:58
FPGA
FPGA---用FPGA加速机器学习应用(XILINX) & 内含与CPU,GPU比较 （2017xilinx的宣讲）
https://www.bilibili.com/video/av237706321-开发语言起初是
verilog
/VHDL硬件语言现在是c/c++/opencl基于模型的matlab/simulink2
显著性检测-Archerzjc，
·
2020-07-06 13:36
altera开发板
FPGA
Verilog
实现 UART RX 接收器
目录1、简述2、设计3、实现4、测试1、简述串口作为CPU最常使用的外设资源之一，常常出现在各种场合，既然最近在入坑FPGA，那么先搞一个简单的串口接收机来玩玩；串口相关的基本知识就不在这里重复议论了，参考我的另一篇文章《STM32F103ZET6—USART》，总的来说，时序如下所示：站在硬件的角度上来讲，要实现一个串口接收器，需要考虑一下几点内容：1、串口通信，默认情况没有数据传送的时候，RX
爱洋葱
·
2020-07-06 12:25
Verilog
HDL
Verilog
UART
RX
Vivado 在线调试之 ILA 核
对于已经通过了功能仿真的
Verilog
HDL电路，Download到板端后，可以通过Vivado的ILA核进行在线调试，观察波形。
爱洋葱
·
2020-07-06 12:25
Vivado
verilog
hdl 分频器
晶振时钟频率为50MHz，欲得到4Hz的频率，就要进行50MHz/4Hz=12.5M次分频（晶振时钟周期为20ns，欲得到0.25s的时钟周期信号，就要进行0.25s/20ns=12.5M次分频）。时钟翻转要等待的时间为0.125s，则0.125s=20ns*（12.5M/2），所以需要等待12.5M/2次，即50MHz/4Hz/2次时钟上升沿跳变。容易得到分频器的条件公式：p==晶振频率/2/欲
zhaohengnice
·
2020-07-06 12:57
技巧类
verilog
hdl
分频器
分频器
使用SignalTap II观察reg与wire值
写
Verilog
时，虽然每个module都会先用ModelSim或QuartusII自带的simulator仿真过，但真的将每个module合并时，一些不可预期的“run-time”问题可能才一一浮现，
平平谈谈才是真
·
2020-07-06 12:18
FPGA/SOPC
1.
verilog
基础语法
1模块结构端口：module模块名(端口1,端口2,端口3)内容：I/O说明：input端口名;output端口名;内部信号：reg[width-1:0]r变量1,r变量2;wire[width-1:0]w变量1,w变量2;功能定义：a.assign连线assigna=b&c;b.实例化其他元件andand_inst(q,a,b);c.always模块always@(posedgeclkorpos
zhangshuaiisme
·
2020-07-06 12:02
verilog
fpga
基于FPGA的矩阵键盘检测
题目：请实现对4x4矩阵式键盘的按键识别，假设每次都是单按键输入，需要有去抖功能（持续20ms以上被认为是有效键值），模块时钟频率为1kHz，要求用状态机实现，定义状态，画出状态转移图，并用
verilog
朽月
·
2020-07-06 12:55
FPGA笔试题
基于FPGA的FFT算法实现
接下来我们将利用FPGA实现FFT算法，我们本次实验会利用IP核来实现，但是后面的文章会讲解
verilog
实现FFT过程。本次实验所用到的软硬件环境
朽月
·
2020-07-06 12:23
FPGA
在quartus 11.0中使用modelsim进行仿真的步骤
如果没有，直接点击NEXT：选择器件，可以让软件自动选择，也可以自己指定，选择区域如下：选择仿真软件，这一步可以跳过，后面可以设置：最终点击Finish即可：加入文件，点击新建文件（红线处），这里我们使用
Verilog
H
zhanghuaichao
·
2020-07-06 12:00
FPGA
防止信号被编译器优化
http://www.openhw.org/module/forum/thread-644643-1-1.htmlPlacethe
Verilog
constraintimmediatelybeforethemoduleorinstantiation.Specifythe
Verilog
constraintasfollows
zhangduojia
·
2020-07-06 12:19
fpga
【工程源码】基于FPGA的数字滤波器的使用
本文非原创主要有两种方式，一是matlab滤波器工具箱设计并生成
Verilog
或VHDL的代码，二是matlab滤波器工具箱设计并export系数，又FIRIIipcoreimport。
zgmxs
·
2020-07-06 12:14
两种
verilog
实现4位乘法器
repeat版本`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////school:neusoft//Engineer:yzh//CreateDate:2019/10/1216:11:54////////////////////////////////
刺客伍六柒
·
2020-07-06 11:07
嵌入式系统
verilog
的1602动态显示
接下来，我说下我写这个代码的目的，在网上对于
verilog
的1602代码，都只是写一串字符进去，有个鸟用啊！！我们用1602是为了看那几个字符吗？？
ywhfdl
·
2020-07-06 11:00
FPGA学习
FPGA
verilog
实现的1602 时钟计数器
熬夜到了1点了，终于写出了1602的时钟计数器代码。为什么是时钟计数器呢？因为我还没来得及做校准时间，所以只能称之为时钟计数器，不能成为电子钟。网上很少用人公开这一类代码，一搜FPGA1602，都是写一个静态的显示，在实际应用中，是没有用的，因此这个简单的例子，给大家抛砖引玉了！上代码：Qii9.0编译过，21EDA开发板测试OKmoduleLCD(rst,key1,clk,rw,rs,en,da
ywhfdl
·
2020-07-06 11:00
FPGA学习
Verilog
例化
模块的概念模块（module）是
verilog
最基本的概念，是v设计中的基本单元，每个v设计的系统中都由若干module组成。
yuancancan
·
2020-07-06 11:22
FPGA
Verilog
通信 -
Verilog
实现相关捕获（帧同步）代码
今天突发奇想，采用C/C++语言通过写文件的方式来编写相关捕获的
Verilog
代码，进行了一下仿真，功能仿真（前仿）正确。这里，记录一波骚操作。//用于实现相关捕获的
verilog
代码//201
逸璞丷昊
·
2020-07-06 10:50
硬件设计
verilog
HDL
C/C++
zynq中纯PL编程
没接触zynq之前，只用过FPGA，在FPGA中用
verilog
编程简单明了，后来稍微学习过一点niosii，就在FPGA中也用过一点点niosii。
蜗牛一步一步往上爬
·
2020-07-06 10:18
zynq
verilog
知识点（一）
一、
Verilog
_HDL模型所谓不同的抽象类别，实际上是指同一个物理电路，可以在不同层次上用
Verilog
语言来描述。如果只从行为功能的角度来描述某一电路模块，就称作行为模块。
yc2020021699
·
2020-07-06 10:47
FPGA面试知识
FPGA入门笔记一 RTL级设计与芯片的关联
看了很多关于说编写
verilog
与编写C语言思想完全不
yangshoub
·
2020-07-06 10:59
FPGA
FPGA入门笔记五 VHDL基本语法-框架
准备开始学习项目程序，XC7K325T，由于用到了VHDL，先学习一些简单的语法，能看懂程序就行，重点还是
verilog
。
yangshoub
·
2020-07-06 10:59
FPGA
基于
Verilog
的LCD液晶显示程序
后附的资源中文件夹内LCD程序使用“睿智FPGAⅣ助学板”+“特权FPGA套件LCD模块”。LCD模块中液晶屏型号是LQ035NC111，并且IF0、IF1和IF2都接地，即使用并口RGB数据模式。手册中该模式下操作频率为6.5MHz。LQ035NC111并口模式下的时序要求如下典型的分辨率为320*240（60Hz）。因此得到如下编程数据：320×240×60Hz屏幕，一行320个像素点，共24
君乙杨
·
2020-07-06 10:53
FPGA
FPGA那些事（黑金动力社区）-笔记
一、
verilog
扫盲文1.掌握
verilog
的秘诀是：建模和时序2.C语言和
verilog
语言的区别3.综合语言常用的关键字举例3.always@()的多样性4.
verilog
语言的结构
verilog
yangmeiling124
·
2020-07-06 10:21
fpga
verilog
Verilog
语法中parameter与localparam的区别
注:parameter可用作在顶层模块中例化底层模块时传递参数的接口，localparam的作用域仅仅限于当前module，不能作为参数传递的接口。`timescale1ns/100psmodulemem(clka,wea,addra,dina,clkb,addrb,doutb);parameterDATA_WIDTH=16;parameterADDR_WIDTH=5;localparamDW=D
yangzhiyuan0928
·
2020-07-06 10:37
FPGA/Verilog
FPGA篇（三）基于FPGA的几种排序算法
目录1冒泡法和比较排序法1.1算法原理1.2仿真结果1.3算法优缺点2并行全比较排序法2.1算法原理及
Verilog
实现2.2仿真结果2.3算法优缺点3串行全比较排序法3.1算法原理及
Verilog
实现
NemoYxc
·
2020-07-06 10:03
FPGA
FPGA篇（六）关于Modelsim仿真时不能编译`include文件解决办法【
Verilog
】【Modelsim】(转)
问题描述：只要用到include，编译就出错，抱怨Cannotopen`includefile"params.v"，但是在使用params.v文件中定义的参数时，已经在调用文件中使用了“`includeparams.v”命令，如果在其他文件夹中进行编译，仿真器就会报出“cannotopen。。。”或者找不到params.v中定义相应的参数。解决办法：将所有要编译文件放在同一个文件夹中，且编译时在该
NemoYxc
·
2020-07-06 10:58
FPGA
verilog
实现基于Cordic算法的双曲函数计算
Cordic算法可以用FPGA硬件来实现三角函数，向量旋转，指数函数以及三角函数等数值计算，它是一种从一般的矢量旋转方程中推导得出。采用用不断的旋转求出对应的正弦余弦值，是一种近似求解法。旋转的角度很讲求，比如求取正余弦函数值时每次旋转的角度必须使得正切值近似等于1/(2^N)。旋转的目的是让Y轴趋近与0。把每次旋转的角度累加，即得到旋转的角度和即为正切值。如图1所示为Cordic基本原理示意图，
xuanwo11
·
2020-07-06 09:27
Verilog
模块化设计
模块化设计是FPGA设计中一个很重要的技巧，它能够使一个大型设计的分工协作和仿真测试更加容易，使代码维护和升级更加便利。所谓模块化设计，就是将一个比较复杂的系统按照一定的规则划分为多个小模块，然后我们再分别对每个小模块进行设计，当这些小模块全都完成以后，我们再将这些小模块有机的组合起来，最终我们就能够完成整个复杂系统的设计。这里我们以半加器为例进行说明。1.模块层次划分我们将半加器分为了与门模块和
智小星
·
2020-07-06 09:03
FPGA学习笔记
Verilog
的基础语法
虽然
Verilog
硬件描述语言有很完整的语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是
Verilog
是描述硬件电路的，它是建立在硬件电路的基础上。
智小星
·
2020-07-06 09:03
FPGA学习笔记
基于FPGA的UART串口发送模块设计
文章目录1.RS232通信接口标准2.UART关键参数及时序图3.UART异步串行通信发送模块设计与实现3.1波特率设置模块3.1.1
Verilog
代码实现3.2波特率时钟产生模块3.2.1波特率时钟
Verilog
星辰燎原
·
2020-07-06 08:53
FPGA基础学习
verilog
变量命名注意事项
Verilog
中的变量是区分大小写的。当我们在进行模块调用时，用于连接两个module的例化的信号是可以不声明而直接使用的。
xiao_du_
·
2020-07-06 08:13
verilog
变量
时钟
大小写
verilog
Verilog
中连接符使用注意事项
一.在使用连接符时，发现连接后的实际情况和设想的不一样，于是做了下测试，代码如下：wire[7:0]first;assignfirst=8;reg[63:0]second;always@(posedgeclk)beginsecond<={8'hff,first+1};end仿真结果如下：从图上可以看出，first+1之后，结果的位宽扩展为32bit，因为整形常量1默认的位宽就是32bit，如果想加
xiao_du_
·
2020-07-06 08:13
verilog
Verilog
HDL常用的行为仿真描述语句
一、循环语句1、forever语句forever语句必须写在initial模块中，主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下：[c-sharp:nogutter]viewplaincopyparametermode_num=5;initialbeg
xiangyuqxq
·
2020-07-06 08:28
testbench
5、
Verilog
HDL--行为级建模1
1、语句块串行语句块：begin…end延时执行并行语句块：fork…join并行执行，只能用于仿真测试程序2、过程赋值语句（1）阻塞赋值语句：操作符号“=”，语法格式变量=表达式特点：执行有先后顺序之分，主要体现在begin…end语句块中。（先计算表达式，再立即赋值）（2）非阻塞赋值语句：操作符号“=重新赋值语句：dessigndessign另外两种赋值语句，强制(force)、释放（rele
笑一笑0628
·
2020-07-06 08:15
verilog
利用apt-get无法安装，安装失败
sudoapt-getinstalli
verilog
sudoapt-getinstallgtkwave安装gtkwave时，遇到无法定位软件包gtkware.出现无法下载http://mirrors.aliyun.com
笑一笑0628
·
2020-07-06 08:15
verilog
3、
Verilog
HDL--运算符和表达式
1、算术操作符主要包括加“+”、减“-”、乘“x”、除“/”、取模“%”。例：当a=4'b1111,b=3'b011时，即a*b结果如下图所示：二进制运算结果与十进制运算结果一致。比如，用十进制表示，a=15，b=3，即a*b=45，用二进制表示为101101。因此，a/b=5，即为4'b0101。2、关系操作符主要包含大于“>”、小于“=”、小于等于“>”。例，a=6'101101，a?:条件表
笑一笑0628
·
2020-07-06 08:15
verilog
i
verilog
& gtkwave基础练手
github地址：https://github.com/albertxie/i
verilog
-tutorial先安装i
verilog
和gtkwave。
笑一笑0628
·
2020-07-06 08:15
verilog
4、
Verilog
HDL--数据流建模
1、连续赋值语句目标类型（1）标量线网，如wirea,b;（2）向量线网，如wire[3:0]a,b;显式连续赋值语句：先定义，再赋值（用的多）。形式如下：具体示例如下：隐式连续赋值语句：直接定义并赋值。形式如下：具体实例如下：其中，assign相当于连线，一般是将一个变量的值不间断地赋值给另一个变量，就像把这两个变量连在一起，所以习惯性的当做连线用，比如把一个模块的输出给另一个模块当输入。具体用
笑一笑0628
·
2020-07-06 08:15
verilog
2、
Verilog
HDL--语言要素
且，
Verilog
大小写不一致，区分；VHDL大小写一致，不区分。4、转义字符用“\”表示，但几乎没啥用。5、关键
笑一笑0628
·
2020-07-06 08:14
verilog
Verilog
HDL语言的使用
实验一：用
Verilog
实现4-16线译码器moduleYIMAQI(Y,A);input[3:0]A;wire[3:0]A;output[15:0]Y;reg[15:0]Y;regs;always@(
wyh135792
·
2020-07-06 08:15
FPGA
verilog
实现乘法器
verilog
实现乘法器以下介绍两种实现乘法器的方法：串行乘法器和流水线乘法器。1）串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。
2019_08_14
·
2020-07-06 07:56
RTL
Design
parameters
input
output
module
用
verilog
HDL实现LCD液晶显示代码
初学
verilog
,写得不好请多指教/*在LCD上显示12580yianwobangni内部显示地址12345678910111213141516000102030405060708090A0B0C0D0E0F
wulala21
·
2020-07-06 07:00
fpga
verilog
读入.txt的有符号十进制数，把有符号十进制数写入到.txt文件中
在进行功能仿真时，经常需要使用外部的数据作为输入，而数据经常存放在.txt，.dat等文本文件中；本文介绍一种从.txt中读取有符号十进制数的方式和写入有符号数到.txt文件的方式：代码如下：一、从.TXT中读取有符号十进制数：regsigned[8:0]dataa1[1:784];regsigned[8:0]datab[1:36];regsigned[8:0]data1;integeri;int
_陌上花开___了吗
·
2020-07-06 07:58
FPGA
verilog
上一页
111
112
113
114
115
116
117
118
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他