E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
运算操作的表达式位宽调整规则
我想出一种分析思路，源于之前看到名为《
Verilog
关于有符号数与无符号数的数值运算》的博客，感触良多，但是用该分析方法在实践中出现了问题，现结合经验对部分分析提出修改意见，如下：运算原则：
Verilog
fantao1995
·
2020-07-09 15:57
UltraEdit中
verilog
HDL语法高亮显示
1.下载
Verilog
HDL语法高亮文件
Verilog
HDL关键字将用不同色彩标出，便于识别。
verilog
HDL语法高亮文件下载地址为http://www.
卢阳
·
2020-07-09 15:55
旅途拾遗
[转】
Verilog
inout使用
转贴，学习贴芯片外部引脚很多都使用inout类型的，为的是节省管腿。一般信号线用做总线等双向数据传输的时候就要用到INOUT类型了。就是一个端口同时做输入和输出。inout在具体实现上一般用三态门来实现。三态门的第三个状态就是高阻'Z'。当inout端口不输出时，将三态门置高阻。这样信号就不会因为两端同时输出而出错了,更详细的内容可以搜索一下三态门tri-state的资料.1使用inout类型数据
churchill511
·
2020-07-09 14:41
他山之玉
verilog
中signed数据处理，负数
verilog
中支持signed数据类型，即支持负数的处理。
chenchen410
·
2020-07-09 14:52
边沿检测
Verilog
实现（包含上升沿，下降沿，双边沿）
思路：设计两个或多个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了;使用高频的时钟对信号进行采样，因此要实现上升沿检测，时钟频率至少要在信号最高频率的2倍以上，否则就可能出现漏检测。具体请参见下面代码:moduleedge_detect(clk,rst,signal,pos_edge,neg_edge,both_edge);inputclk;i
bleauchat
·
2020-07-09 13:37
verilog基础
verilog
语言RS232串口接收模块设计——串口调试工具发送数据在数码管显示
RS-232是常用的传输接口，是硬件学习的入门级接口。一、接口特性常见的9脚接口管脚分配如下图，参考链接：http://zh.wikipedia.org/wiki/RS-232DE-9Male(PinSide)DE-9Female(PinSide)--------------------------\12345/\54321/\6789/\9876/------------------信号DB-2
baijingdong
·
2020-07-09 13:30
uart
rs232
xilinx
verilog
xilinx
fpga
串口通信
design
verilog
verilog
中的task用法
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。1．任务定义任务定义的形式如下：tasktask_id;[declar
a14730497
·
2020-07-09 12:03
verilog
hdl
语法
Verilog
中的task用法
任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数据的输入端和返回数据的输出端。另外，任务可以彼此调用，而且任务内还可以调用函数。1．任务定义任务定义的形式如下：tasktask_id; [de
小默haa
·
2020-07-09 12:14
FPGA
Verilog
Verilog
电路设计小技巧之表达式位宽
–不积跬步无以至千里记录
Verilog
电路设计中的点点滴滴今天想说说
verilog
中表达式的位宽问题，编码过程中，经常会出现很多表达式位宽不匹配。
Furance
·
2020-07-09 12:27
芯片前端电路设计
Verilog
中的七段数码管分频显示问题
先说一下七段数码管的原理：动态数码管显示的原理是：每次选通其中一位，送出这位要显示的内容，然后一段时间后选通下一位送出对应数据，4个数码管这样依次选通并送出相应的数据，结束后再重复进行。这样只要选通时间选取的合适，由于人眼的视觉暂留，数码管看起来就是连续显示的。这里面涉及到七段数码管的分频问题（决定多久从这个数码管换到下一个数码管显示）下面仅展示并说明七段数码管的分频问题（所用的板子为basys3
THISFOREVERYONE
·
2020-07-09 12:33
Verilog
电分、模电、数电总复习之爱课堂题目概念整理
模电总复习之爱课堂题目概念整理Chapter1Chapter2Chapter3Chapter4Chapter5Chapter6Chapter10数电总复习之爱课堂题目概念整理Chapter1Chapter2Chapter3
Verilog
JCMLSY
·
2020-07-09 11:30
北邮电子电路学习
Verilog
专题（十七）线性反馈移位寄存器（LFSR）
HDLBits网址：https://hdlbits.01xz.net/wiki/Main_Page前言移位寄存器是产生信号和序列的常用设备，它分为线性和非线性两大类。其中，线性反馈移位寄存器（linearfeedbackshiftregister,LFSR）是指，给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。异或运算是最常见的单比特线性函数：对寄存器的某些位进行异或操作后作为输入，
Andy_ICer
·
2020-07-09 10:10
HDLBits_Verilog
基于
Verilog
的fifo的设计研究
本文首先对FIFO设计的重点难点进行分析，并在此基础上分别进行同步fifo和异步fifo的研究以及实现。仿真工具：ISE14.4一、FIFO简单讲解FIFO的本质是RAM，先进先出重要参数：fifo深度（简单来说就是需要存多少个数据）fifo位宽（每个数据的位宽）FIFO有同步和异步两种，同步即读写时钟相同，异步即读写时钟不相同同步FIFO用的少，可以作为数据缓存异步FIFO可以解决跨时钟域的问题
jpf524
·
2020-07-09 01:43
同步FIFO和异步FIFO的
Verilog
语言的实现，并附有详细的代码注释
同步FIFO和异步FIFO的
Verilog
语言的实现，并附有详细的代码注释最近在学习
Verilog
的经典电路的代码，把碰到的同步异步FIFO的
Verilog
代码附上，并附有较为详细的代码注释，希望大家多看看注释
请answer1996
·
2020-07-08 22:16
FPGA初学
verilog
实现多功能数字钟，定时，报时，校时功能
实验4:数字钟的设计与仿真实验框图设计实验目的优化第8章数字钟的程序，优化的具体内容主要是与时钟相关，采用同源时钟，经过严格的计数器分频后再连接到所有触发器，时钟不能经过多路选择器直接连接到触发器的时钟端编写测试激励，对数字钟进行仿真，要求仿真到的内容有：时分秒、电台报时、定时闹钟、分频，调整时间等，用modelsim完成仿真在quartus新建一个工程，完成编译、综合、器件和引脚分配，生成sof
L Y C
·
2020-07-08 22:49
verilog
fpga
verilog
verilog
8位全加器
一位全加器的构建列出真值表A,B：加数，Ci：来自低位的进位Sum：和，Co：进位
verilog
代码实现modulefulladder(Sum,Co,A,B,Ci);inputA,B,Ci;outputSum
L Y C
·
2020-07-08 22:49
verilog
verilog
8位乘法器的流水线实现
实验目的熟悉并掌握时序逻辑电路的设计方法对利用功耗换取性能有更深一步的了解熟悉掌握提升电路效率的方法实验原理将b的每一位乘a数组得到结果左移相应的位数后逐级相加。分频模块将50mhz的信号分解成200hz的信号控制模块将输出分解成4组信号4组信号刷新数码管8位流水线乘法器，四个时钟周期得到结果：modulemulit_8bitspipelining(a,b,clk,rst,z);input[7:0
L Y C
·
2020-07-08 22:18
verilog
verilog
8位乘法器构建（附门级电路失败构建）
8位乘法器的构建实验原理8位乘法器有多种构建方式门级建模：先构建一位全加器，构建出16位全加器，构建1*8乘法器，将乘数a每一位与另一个乘数b相乘，结果加到最终结果里，然后左移一位进行下一步。（正文附录有失败方法可供参考）数据流建模：乘数a每一位与乘数b相与，再将结果移相当的位相加，此方法太麻烦且很难使用循环，所以此报告不讨论。行为建模：抽象算法，取出乘数a的一位，如果为1，则d相加结果，否则不进
L Y C
·
2020-07-08 22:18
verilog
7天搞定FPGA精录&总结Episode.2 实例入手，体验Robei【基于Robei与
Verilog
HDL】
我感觉吧，在当前的高校圈，大佬很多，但是很多都没有好好在学习。其实我个人对学习的定义是很严格的，即使是做出了优秀的作品，目的是获得分数和虚荣，也不能叫做学习。我在读书的时候，看到有工程师这样谈：任何包括集成电路设计在内的工程问题的学习，初学者都会经历感兴趣→迷茫→头疼→失去兴趣→悟道→加深兴趣→痴迷的过程。笔者曾经热爱理论数学的学习，但是因为种种原因没有进入自己心仪的大学。现在看来也不失为一件好事
笙歌散尽
·
2020-07-08 22:49
7天搞定FPGA精录&总结
7天搞定FPGA精录&总结Episode.1 认识工具，掌握基础【基于Robei及
Verilog
HDL】
芯片是我国的痛，尤其是这几年。最近有段时间坐下来静静思考这个问题，有些想法，所以开篇P1的引言稍微要长一些。我起初在布克书店看书的时候，也完全没有敢想过七天学会FPGA这个东西。之前我们的课程上也布置了一些写代码的作业，基本上是一个头顶两个大的状态。所谓七天搞定FPGA这和七天挣他一个亿有什么区别。回家认认真真学习了之后才明白，想要快速熟知FPGA是不现实的。但是想要快速入门FPGA并不是一件难事
笙歌散尽
·
2020-07-08 22:49
7天搞定FPGA精录&总结
异步FIFO的设计思路及
verilog
代码
一：设计要点1.结构框图如上图所示的同步模块synchronizetowriteclk，其作用是把读时钟域的读指针rd_ptr采集到写时钟（wr_clk）域，然后和写指针wptr进行比较从而产生或撤消写满标志位wfull；类似地，同步模块synchronizetoreadclk的作用是把写时钟域的写指针wptr采集到读时钟域，然后和读指针rptr进行比较从而产生或撤消读空标志位rempty。另外还
橙子
·
2020-07-08 21:45
IC软件分类
bid=142&f=401FunctionalverificationCadenceNC-
Verilog
NC-VHDL
Verilog
XLSynopsysVCSVERADevelopersKitLEDACheckerSciroccoSimulatorAldecActiveHDL2SynthesisCadenceAmbitlogicsy
weixin_30955617
·
2020-07-08 15:38
异步FIFO的
verilog
实现与简单验证（调试成功）
最近在写一个异步FIFO的时候，从网上找了许多资料，文章都写的相当不错，只是附在后面的代码都多多少少有些小错误。于是自己写了一个调试成功的代码，放上来供大家参考。非原创原理参考下面：原文https://www.cnblogs.com/SYoong/p/6110328.html上代码：1moduleAsyn_FIFO_tb;23parameterWIDTH=8;45regclk_wr;6regclk
weixin_30938149
·
2020-07-08 15:30
基于basys2用
verilog
设计多功能数字钟（重写）
现在回头看来，先不说功能实现的如何，首先代码书写满是不规范，其中犯得最多的一个问题就是把
verilog
当C来写。
weixin_30408739
·
2020-07-08 13:58
双目立体匹配算法--SAD（C++\FPGA）
1、本文结构首先介绍SAD算法的基本原理与流程，之后使用C++和
Verilog
实现算法。
懂懂懂懂懂懂懂
·
2020-07-08 12:13
双目立体视觉
异步FIFO的
verilog
设计
1.异步FIFO的概念异步FIFO为读取与写入采用不同的时钟，使用异步FIFO用于在不同的时钟域传输数据，主要用于跨时钟域传输多bit数据。2.异步FIFO的设计难点同步异步信号，避免亚稳态数据的危害设计合适的FIFO指针，判断FIFO满或者空状态3.同步FIFO的指针同步FIFO有一个计数器用于计数存储的数目和读取的数目。当FIFO只有写操作没有读操作计数值增加，当FIFO只有读操作没有写操作的
Demon云凌
·
2020-07-08 11:17
FPGA
VPI step by step(1)
本文主要参考”The
Verilog
PLIHandbook(SecondEdition)”,权当读书笔记。
seabeam
·
2020-07-08 04:17
SystemVerilog
Verilog
7人投票表决器
7人投票表决，当票数大于等于4（即半数以上），输出1表示通过，否则输出0表示未通过。方法一：modulevote_7(inputclk,input[6:0]in,outputout);wire[2:0]vote_count;assignvote_count=in[0]+in[1]+in[2]+in[3]+in[4]+in[5]+in[6];assignout=(vote_count>=4)?1:0
朽木白露
·
2020-07-08 03:36
Verilog
电信院 创新创业实践二 FPGA
Verilog
vivado 数码显示管 显示译码器
一、实验目的用case语句设计一个显示译码器，并学习如何在EGO1实验板上使用7段数码管显示数字。要求数码管显示一个数字为学号（如2016****100）最后一位（如0）。二、实验仪器计算机（安装Vivado2018.1）、EGO1实验板三、实验原理EGO1实验板卡上的8个数码管是7段共阴极数码管，当某段对应的引脚输出为高电平时，该段位的LED灯点亮。八段数码管的显示原理：每一段为一发光二极管，共
dxphellou
·
2020-07-08 03:49
作业
verilog
实现FIFO设计（一）之同步8位深度
最近学习
verilog
设计FIFO，记录一下。一.设计原理FIFO（FirstinFirstout）使用在需要产生数据接口的部分，用来存储、缓冲在两个异步时钟之间的数据传输。
凳子花❀
·
2020-07-08 02:08
同步fifo
vertix7 时钟频率配置（
verilog
源代码）
接这篇文章，vertix7时钟频率配置（VC707USER_CLOCK_P与USER_CLOCK_N这两路差分输入时钟频率配置）（SI570芯片配置），把源代码附上！！！仅供参考！一个top.v一个configuration.v,两个.v文件`timescale1ns/1ps//////////////////////////////////////////////////////////////
Ocean_VV
·
2020-07-08 01:34
FPGA
Verilog
Xilinx ISE多功能移位寄存器仿真及Basys2实验板实验
移位寄存器实现
Verilog
代码：`timescale1ns/1psmoduleadd(inputclk,inputreset,input[1:0]s,inputdl,inputdr,input[3:0
cloud_os
·
2020-07-08 01:01
FPGA
verilog
简单实现串口（精简版）
//uart2017.10.9发送接收到的数据//波特率96008个数据位一个停止位无奇偶校验moduleuart(clk,//50Mhzrst_n,//resetrx,//inputtx//ouptut);inputclk,rst_n;inputrx;outputregtx;//-----------------检测是否有数据来--------//边沿检测wirerx_start;regrx1;
das白
·
2020-07-07 23:01
FPGA
串口
FPGA
verilog
DE2
uart
Verilog
HDL中的任务和函数比较
两者均不可综合，常用于测试任务和函数比较点任务函数输入输出可以有任意多个输入输出至少一输入不能有输出和双向端口触发事件控制任务不能出现always语句；可以包含延时控制语句（#），但只能面向仿真，不能综合函数中不能出现always，#这样的语句，要保证函数执行在零时间内完成返回值通过输出端口传递返回值通过函数名返回，只有一个返回值中断可以有disable中断不允许由disable中断调用任务只能在
sanlinc
·
2020-07-07 22:29
FPGA
VerilogHDL
IC、FPGA验证学习
-------入门学习-------------------------一、学习数电，掌握数电中的一些基本概念（特别是要学会看时序图）二、查找资料，了解FPGA的一些基本结构和用途以及发展方向三、学习
Verilog
南国之邱
·
2020-07-07 21:47
FPGA
基于VHDL语言分频器电路程序设计
：一是使用FPGA芯片内部提供的锁相环电路，如ALTERA提供的PLL（PhaseLockedLoop），Xilinx提供的DLL（DelayLockedLoop）；二是使用硬件描述语言，如VHDL、
Verilog
HDL
泸州月
·
2020-07-07 19:47
FPGA程序设计
用
verilog
语言编写的电子琴跟电子钟
如题,,,再附加上程序的控制说明.......是用GW48教学实验箱仿真的如果对你有帮助,请大家顶上...程序直接贴上了控制说明：1、电子琴：程序设计采用八个输入端口，分别与实验箱上的按键8~1引脚相连接，采用一个输出端口，与扬声器的引脚连接，时钟频率采用6MHz和4Hz。按键7~1分别用于中音的七个音符的发音（DO，RE，MI，FA，SO，LA，SI），按键8用于控制乐曲的播放。程序的编写采用状
狼性天下
·
2020-07-07 13:48
FPGA学习
异步FIFO的
Verilog
代码
//*****************************************************************************//ProjectName:*//TargetDevice:*//Toolversion:*//ModuleName:dcfifo//Description:DualClockFirstInFirstOut//Function:asynchr
heartdreamplus
·
2020-07-07 09:35
烦人的
Verilog
课程设计
中午
verilog
实验，自己对
verilog
不熟，导致直接瞎弄了很久，时序仿真只用clk,逻辑仿真才有输入，时序module里面input不能赋值，输出要用wire型。多位显示可用数组寄存。
幻影翔
·
2020-07-07 09:37
实例案例— 计数器
这次我们就来学习一下如何用Robei和
Verilog
语言来设计一个4比特计数器。设计要求计数器对每个时钟脉冲进行计数，并将数值输出出来。
FPGA攻城狮
·
2020-07-07 09:37
FPGA
高校
Robei案例
计数器
Robei
实例十 — FIFO
这次的设计我们就来学习一下如何用Robei和
Verilog
设计一个8位
FPGA攻城狮
·
2020-07-07 09:37
教育
FPGA
Robei
Robei案例
高校
实例十二 UART的发送与接收模块设计
6.1实例十二UART的发送与接收模块设计6.1.1.本章导读设计目的（1）学习UART的工作原理，并用
verilog
设计编写UART的发送/接收模块。（2）熟练运用Robei软件进行调试模拟仿真。
FPGA攻城狮
·
2020-07-07 09:37
Robei案例
高校
Robei
FPGA
教育
实验实例 —逻辑门设计
本次设计主要分析数字逻辑门在Robei软件中利用
Verilog
语言实现的方式，并通过该设计让参与者快速体验并掌握“图形化+代码”的新型设计模式。
FPGA攻城狮
·
2020-07-07 09:36
Robei案例
Robei
FPGA
教育
高校
逻辑门设计
逻辑门案例
Robei
Robei案例
Robei教学
system
verilog
（四）数组、结构体、联合体_____________结构体
结构体不同于数组，数组是同类型同尺寸的元素集合，而结构体是不同类型和尺寸的变量或者常量的集合。另外一个不同是，数组元素通过索引访问，结构体成员通过成员名称访问。1.结构体声明将结构体声明为用户自定义结构类型不分配任何存储区。在给用户自定义类型的结构体赋值以前，必须声明一个这种用户自定义类型的变量。2.结构体赋值用'{}和拼接运算符{}互相区别开1）结构体成员的名称赋值：2）把结构体表达式赋值给结构
dxz44444
·
2020-07-07 07:48
System
Verilog学习笔记
异步FIFO的
verilog
代码实现（包含将满和将空逻辑）
目录异步FIFO的
verilog
代码实现（包含将满和将空逻辑）异步FIFO简介异步FIFO关键技术1--读写信号跨时钟域同步异步FIFO关键技术2--读写地址的比较异步FIFO关键技术3--将满和将空的产生
love小酒窝
·
2020-07-07 06:15
Verilog
数字集成电路
Warning: Tri-state node(s) do not directly drive top-level pin(s)
donotdirectlydrivetop-levelpin(s)Warning:Convertedthefan-outfromthetri-statebuffer"sram_control:inst8|databus[0]"tothenode"
verilog
_ctrl
盛夏夜
·
2020-07-07 06:37
FPGA
第一章：验证导论
接下来我将更新一个系列的文章来讲述System
Verilog
这门验证语言，希望能够学有所长。本章内容就做一个大体的介绍，有很多东西也许解析不到位，希望以后能修改补充。
许晴125
·
2020-07-07 03:12
verilog
里面，always，assign和always@(*)区别
1.always@后面内容是敏感变量，always@()里面的敏感变量为，意思是说敏感变量由综合器根据always里面的输入变量自动添加，也就是所有变量都是敏感列表，不用自己考虑。2.如果没有@，那就是不会满足特定条件才执行，而是执行完一次后立马执行下一次，一直重复执行，比如testbench里面产生50Mhz的时钟就(假设时间尺度是1ns）可以写成always#25CLK_50Mhz=～CLK_
Summertrainxy
·
2020-07-07 00:09
FPGA
verilog
通过仿真和综合认识T触发器（
Verilog
HDL语言描述T触发器）
这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（
Verilog
HDL语言描述D触发器）和通过仿真和综合认识JK触发器（
Verilog
HDL语言描述JK触发器），分析的方法是完全并行的。
李锐博恩
·
2020-07-07 00:31
Verilog/FPGA
实用总结区
建立强大的
verilog
编写环境
第一部分各个开发编写环境介绍：转自：https://zhuanlan.zhihu.com/p/33443736各个编辑器的肤浅体验（for
Verilog
）个人体验，有一说一。。。
碎碎思
·
2020-07-06 23:24
实用技巧
上一页
110
111
112
113
114
115
116
117
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他