5、Verilog HDL--行为级建模1

1、语句块

串行语句块:begin…end    延时执行

并行语句块:fork…join       并行执行,只能用于仿真测试程序

5、Verilog HDL--行为级建模1_第1张图片

2、过程赋值语句

(1)阻塞赋值语句:操作符号 “=”,语法格式 变量=表达式

特点:执行有先后顺序之分,主要体现在begin…end语句块中。

(先计算表达式,再立即赋值)

5、Verilog HDL--行为级建模1_第2张图片

(2)非阻塞赋值语句:操作符号 “<=”,语法格式 变量<=表达式

特点:执行无先后顺序之分,排列在前面的语句不会影响到后面的语句执行。

(先计算表达式,等延时结束再赋值)

5、Verilog HDL--行为级建模1_第3张图片

只有在行为级描述中,串行语句块中,使用阻塞赋值时才是串行结构,其余全是并行结构。

3、过程连续赋值语句

赋值语句:assign

assign <寄存器型变量>=<赋值表达式>

重新赋值语句:dessign

dessign <寄存器型变量>

另外两种赋值语句,强制(force)、释放(release)优先级比前两个高,且其在测试、仿真、代码量大的情况下作用比较大。

 

 

你可能感兴趣的:(verilog)