【教程4>第7章>第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估

本课程学习成果预览

【教程4>第7章>第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估_第1张图片

目录

1.软件版本

2.RS译码模块整体实现介绍

2.1伴随式计算(Syndrome Calculation)

2.2 擦除位置处理(Erasure Handling)

2.3 多项式乘法(Polynomial Multiplication)

2.4 欧几里得算法(Euclidean Algorithm)

2.5 钱搜索(Chien Search)

3.RS译码模块整体FPGA实现

4.RS译码仿真测试

5.视频操作步骤演示


欢迎订阅FPGA/MATLAB/Simulink系列教程

《★教程1:matlab入门100例》

《★教程2:fpga入门100例》

你可能感兴趣的:(#,第7章·通信—信道编译码,fpga开发,RS,verilog,RS译码,教程4)