E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
verilog
入门经验（三）取某个信号的上升沿或下降沿信号
取一个信号的上升沿或下降沿信号，可以通过将信号delay后，然后将原信号和delay信号，通过不同的与非操作，获取上升沿信号或下降沿信号：阶段一：regdelay;//delay信号always@(posedgeclkornegedgerstn)if(!rstn)delay<=0;elsedelay<=orig;//orig是原信号wirepos_signal=orig&&(~delay);//原
Phenixyf
·
2020-08-03 20:11
FPGA
Verilog
捕捉上升沿下降沿
上升沿和下降沿的捕捉模块以后算是可以直接用吧捕捉bt的下降沿regbt1;regbt2;always@(posedgeclkornegedgerst_n)if(!rst_n)beginbt1<=1'b0;bt2<=1'b0;endelsebeginbt1<=bt;bt2<=bt1;endwireneg_bt=~bt1&bt2;捕捉下降沿，开始bt1=1，bt2=1；下降沿来临时，bt=0；由非阻塞
nicksasaki
·
2020-08-03 20:14
Verilog
Verilog
基本电路设计之三（去抖滤波）
debounce电路，就是常说的去抖滤波，主要用在芯片的PAD输入信号，或者模拟电路输出给数字电路的信号上。parameterBIT_NUM=4;reg[BIT_NUM-1:0]signal_deb;//always@(posedgeclkornegedgerst_n)beginif(rst_n==1'b0)signal_deb<={BIT_NUM{1'b0}};elsesignal_deb<=#
Lux_an
·
2020-08-03 19:27
verilog
捕捉上升沿下降沿
捕捉btn的下降沿module(in,out,clk,rst_n)inputin;inputclk;inputrst_n;outputout;regbtn1;regbtn2;always@(posedgeclkornegedgerst_n)if(!rst_n)beginbtn1<=1'b0;btn2<=1'b0;endelsebeginbtn1<=in;btn2<=btn1;endwireout=
limanjihe
·
2020-08-03 19:20
ISE创建Microblaze软核（一）
如果能够基于Microblze软核进行C语言程序的开发，相对于使用生疏的
Verilog
语言进行项目的开发，将会起到事半功倍的效果。
lagran
·
2020-08-03 18:02
FPGA
verilog
语言设计有限状态机习题
moduleseqdet(x,z,clk,rst,state);inputx,clk,rst;outputz;output[2:0]state;reg[2:0]state;wirez;parameterIDLE='d0,A='d1,B='d2,C='d3,D='d4,E='d5;assignz=(state==D)?1:0;//?x=0???????E?//???D??x??1???//???1?
kobesdu
·
2020-08-03 18:06
硬件
用
Verilog
语言实现任意整数分频器
分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语
kele_6
·
2020-08-03 18:44
同步时钟
Verilog
良好代码编写风格25条
Verilog
良好代码编写风格25条转载自：www.socvista.com原作者已无从考证。红色为作者点评。良好代码编写风格可以满足信、达、雅的要求。
highball
·
2020-08-03 17:44
Verilog
代码优化之case语句
Verilog
代码优化之case语句题记：那天做完13路脉冲计数并写入dualRAM模块的设计后组长看了我的资源占用，吃惊的说怎么占用资源这么少啊，以为我偷工减料了。
Michael-H
·
2020-08-03 17:41
Quartus
II/SOPC/Verilog
Verilog
状态机编写
Verilog
状态机编写一、状态机的编写分为3种一段式：将状态转移、状态转移条件、输出全都放置在一个always模块中。
dbm95262
·
2020-08-03 16:47
千兆以太网 TCP， UDP协议， FPGA实现
目前TCP协议大多由cpu跑代码实现，这次用FPGA的纯逻辑实现,System
Verilog
编写,下面给大家粗略讲一下我的实现方法，下面是工程的示意图.这个工程由几部分组成，外部使用了88e1111千兆以太网
chat1
·
2020-08-03 15:14
TCP/UDP
FPGA
fpga
tcp
udp
以太网
通信
Modelsim的demo入门教程
按键仿真模型很容就可以做开始学习
VERIlOG
HDL的朋友是不是很乏味，因为不知道课文中的代码是否正常工作，实际工作会是怎么样子的。今天给大家讲解的是一个Modelsim
bairean2536
·
2020-08-03 15:05
Verilog
状态机的编写学习
bbs.ednchina.com/BLOG_ARTICLE_53109.HTM时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息状态机采用
Verilog
HDL
alexstone2014
·
2020-08-03 14:28
Verilog
_例程笔记_流水灯&按键消抖
话说编辑文章的时候插入代码怎么用呀？发表以后缩进的地方会有一些杂乱的代码，对齐的样子和编辑的时候看见的也不一样。只好截图了=。。=1、流水灯------位拼接运算符{}的运用，移位寄存器rLED_Out<={rLED_Out[1:0],1'b0};第11行效果相当于左移一位，低位补0，同一时间只有一个灯亮，实现流水灯效果。2、按键消抖1）、检测按键电平变化------always与assign语句
vela_yang
·
2020-08-03 14:11
Verilog
【
Verilog
HDL 训练】第 09 天（按键消抖）
5月7日按键防抖1.用
verilog
实现按键抖动消除电路，抖动小于15ms，输入时钟12MHz。
李锐博恩
·
2020-08-03 13:30
#
【HDL系列】超前进位加法器原理与设计
目录一、行波进位加法器关键路径分析二、超前进位加法器三、超前进位加法器关键路径分析四、
Verilog
描述上期介绍了半加器、全加器以及行波进位加法器（RCA），本文介绍超前进位加法器（LookaheadCarryAdder
纸上谈芯
·
2020-08-03 12:20
纸上谈芯
基于
Verilog
的有限状态机的编写
基于
Verilog
的有限状态机的编写基于
Verilog
的有限状态机的编写摘要状态机的思想状态机基本要素及分类状态机的基本描述方式状态转移图状态转移列表HDL语言描述状态机状态机的
Verilog
HDL描述章法一段式状态机
sdyang.chd
·
2020-08-03 12:19
FPGA
Verilog
中的UDP
概述
Verilog
HDL语言提供了一种扩展基元的方法，允许用户自己定义元件（UserDefinedPrimitives，UDP）。
weixin_30505043
·
2020-08-03 11:01
用
verilog
实现去抖动电路（状态机实现）
题目：用
Verilog
实现按键抖动消除电路，抖动小于20ms，输入时钟10MHz。按键在按下的时候会有抖动特点，如果不加以处理，可能会被识别为多次按下，所以要设计去抖动电路。
summer_awn
·
2020-08-03 11:49
verilog
关于第五章的总结 FPGA Prototyping By
Verilog
Examples 技巧
这一章让我明白了一些以前没有真正理解的细节，真的还是需要去细细的把细节给弄清楚，多动手去写一些测试代码--这才是王道~~关于状态机，也是fpga用来控制大型系统的常用手段--·~所以关于fsm的写法，有一些类似于潜规则一样的东西~~~~同样类似于上一章的编程规则，先将存储器件的给挑出来，然后剩下的用组合逻辑给写出来。主要有两个定义Mooremachine和Mealymachine上网查资料，解释说
gtkknd
·
2020-08-03 10:22
fpga
按键消抖
VERILOG
实现
对于消抖，有很多种写法。今天分享一下我的写法。基本思路：1.看图图1图2图3图1是理想的按键按下信号变化，图2是FPGA采集到的按键按下的信号变化。图3是一个外部干扰导致的一个错误。用什么办法能把图2中延续到我们图1中一样的信号呢，又怎样滤除图3中的干扰呢？在各位前辈的苦思下，总结出一个最好的解决办法，就是延迟消抖：如果抖动在一定范围内，系统不认为是一个正确的按键。正好今天我也是以延迟消抖的办法来
bairean2536
·
2020-08-03 10:03
一步步学习zynq软硬件协同开发（AX7010/20）【FPGA篇】：FPGA控制流水灯及
verilog
基本语法学习
实验环境及目的板卡：AX7010Vivado版本：2017.1开发机：I74.2GHZ8GBWIN10_X64参考文档：《ALINX黑金ZYNQ7000开发平台配套教程》实验目的：掌握ZYNQPL端的开发流程，熟悉
verilog
漫步的风暴
·
2020-08-03 10:19
Fpga
ARM驱动开发
基于FPGA的检测按键抖动次数的
Verilog
程序（两段式写法）
通常的所用开关按键为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开，因而在闭合及断开的瞬间均伴随有一连串的抖动。抖动时间的长短由按键的机械特性决定，一般为5ms～10ms。按键抖动会引起一次按键被误读多次。为确保CPU对按键的一次闭合仅作一次处理，必须去除按键抖动。在按键闭合稳定时读取按键的状态，并且必须判别到按键释放
小新learning
·
2020-08-03 10:36
硬件
状态机
verilog
fpga
【ZYNQ学习之FPGA开发】一、点亮PL端LED，熟悉PL端开发流程
、生成比特流文件1.7、下载验证PL设计二、仿真2.1、软件仿真2.2、硬件仿真2.2.1、ILA核添加2.2.2、方法一2.2.3、方法二2.2.4、硬件仿真操作一、PL端开发流程简介设计输入：使用
Verilog
ReCclay
·
2020-08-03 10:44
#
Soc
FPGA学习之ZYNQ
第二章 Composer原理图输入工具
我们一般采用它来设计小单元的晶体管级原理图、大电路的门级原理图、以及同时含逻辑门和
Verilog
代码的复杂电路的原理图。此时原理图中的一些部件包含最底层的晶体管，而另一些包含
Verilog
代码。
Marry_Snow
·
2020-08-02 22:23
数字
数字后端
第三章 标准单元设计模板
行为级视图：这一视图是单元的
Verilog
描述。应当同时具有行为级描述块及
Marry_Snow
·
2020-08-02 22:23
数字
IP核——FIFO
MegaWizardPlug-InManager2.弹出创建页面，选择Creatanewcustommegafunctionvariation，点Next3.选择IP核，可以直接搜索fifo，选择fifo，右上方选择器件型号，语言选成
Verilog
djue7752
·
2020-08-02 17:52
基于FPGA的数字电路实验（一）：实验准备及示例项目
基于FPGA，开发语言是
Verilog
HDL，开发平台是ISEDesignSuite，调试工具使用的是DigilentAdept。
SuperBeauty
·
2020-08-02 17:13
数字电路
FPGA学习笔记之流水灯（1）
开发语言采用
Verilog
。功能描述代码总结功能描述有编号1、2、3、4共4个LED
向往高山之巅的爬行者
·
2020-08-02 14:10
fpga学习
INTEL FPGA学习笔记
INTELFPGA学习笔记第12节：语法篇_
Verilog
基础语法第13节：语法篇_
Verilog
程序框架第14节：语法篇_
Verilog
高级知识点第15节：语法篇_
Verilog
状态机第16节：实战篇
whstudio123
·
2020-08-02 14:59
学习笔记
Verilog
跑马灯/流水灯
Verilog
HDL实现
如何写好状态机很多初学者不知道何时应用状态机。这里介绍两种应用思路：第一种思路，从状态变量入手。如果一个电路具有时序规律或者逻辑顺序，我们就可以自然而然地规划出状态，从这些状态入手，分析每个状态的输入，状态转移和输出，从而完成电路功能；第二种思路是首先明确电路的输出的关系，这些输出相当于状态的输出，回溯规划每个状态，和状态转移条件与状态输入。无论那种思路，使用状态机的目的都是要控制某部分电路，完成
Josvin
·
2020-08-02 14:42
FPGA
FPGA计算器实现心得
学习编写四则运算小计算器过程小心得《四则运算计算器设计实例》是我在图书馆发现的一本书，也是我用来入门
Verilog
和FPGA的书，个人认为通过仿照已经实现的项目，可以更好更快的入门FPGA，由于正在上学
Nickee-Lin
·
2020-08-01 12:34
FPGA-verilog
verilog
设计一个数字时钟
源程序：moduleclock(clk,rst,h1,h2,m1,m2,s1,s2);inputclk,rst;outputh1,h2,m1,m2,s1,s2;//1表示十位,2表示个位reg[3:0]h1,h2,m1,m2,s1,s2;always@(posedgeclk)beginif(!rst)s2<=0;elseif(s2==9)s2<=0;elses2<=s2+1;endalways@(
xunzhaotadeyingzi
·
2020-08-01 07:39
用
Verilog
HDL编写的8位跑马灯程序，附Basys2-ucf仿真程序
刚才写了个跑马灯程序，毕竟第一次写，小小的激动，现在分享上来modulewalkled_8(led,clk);inputclk;output[7:0]led;reg[7:0]led_out;reg[25:0]buffer;always@(posedgeclk)beginbuffer<=buffer+1'b1;if(buffer==26'd25000000)beginled_out=led_out<
bevisy
·
2020-08-01 02:07
verilog
HDL
FPGA
Verilog
实现数字钟2 校时校分蜂鸣器功能
/************************************************DesignbyRomy2015.10.05**************************************************/modulecolumn_scan_module(CLK,RSTn,Column_Scan_Sig,Row_Scan_Sig,EN,S1,S2,spk);i
橙色半瓶水
·
2020-08-01 00:13
FPGA
FPGA
Verilog
语言实现数字钟
FPGA第一次练手仅有基本的计时功能，其他的功能正在赶来程序如下：modulecolumn_scan_module(CLK,RSTn,Column_Scan_Sig,Row_Scan_Sig);inputCLK;inputRSTn;output[5:0]Column_Scan_Sig;output[7:0]Row_Scan_Sig;/*****************************/pa
橙色半瓶水
·
2020-08-01 00:42
FPGA
【
Verilog
设计与实现】2ASK调制解调、2FSK调制解调
一、2ASK调制与解调2ASK调制modulemodulate_2ASK(clk,rst,x,y);inputclk,rst;inputx;reg[1:0]cnt;regcarry=0;outputy;//wire类型//第一步：分频得到载波信号序列：carry，（4分频）always@(posedgeclk)beginif(!rst)//rst低电平有效：置位为0可以重置cnt、carry初值b
是该放下了
·
2020-07-31 23:13
FPGA课程
2ASK
2FSK
ASK调制
FSK解调
Verilog实现
用
verilog
设计一数字钟系统
二．设计一数字钟系统，要求如下：1.有基础的实时数字钟功能，即时，分，秒的正常显示模式。（24小时制）2.可对系统用手动方式校准，设计两个按键，按动校时键，时计数器加一，按动校分键，则电路处于校分状态。3.整点报时，要求在59分50秒，52秒，54秒，56秒和58秒发出一个低音信号，00分00秒发出一个高音信号。源程序如下：moduleclock(clk,reset,hour_g,hour_d,m
ifreewolf99
·
2020-07-31 18:15
Verilog
数字钟
使用
Verilog
语言进行的数字钟的编写，FPGA开发板亲测正常大学生一个，第一次自己做的东西，写出来分享在这里插入代码片一下，有不对的地方请大家批评指正。
童心已泯?!
·
2020-07-31 16:26
硬件开发
[
Verilog
] 实现数字钟（自动计时+手动校准+倒计时+设置闹钟）附完整源代码
数字钟是大二小学期数字电路课程设计的题目全部源码和报告见：https://download.csdn.net/download/qq_41683065/11446206文章目录写在前面的话2020.07.02
Verilog
Harry嗷
·
2020-07-31 12:41
Verilog
System
Verilog
教程之数据类型1
内建数据类型逻辑类型 我们知道，
Verilog
中，有两种基本的数据类型：reg和wire，reg在always、initial、task和funciton中被赋值，wire使用assign赋值。
数字积木
·
2020-07-30 21:38
编程语言
java
go
epoll
os
使用System
Verilog
简化FPGA中的接口
FPGA工程师们应该都会吐槽
Verilog
的语法，相当的不友好，尤其是对于有很多接口的模块，像AXI4/AXI-Lite这种常用的总线接口，动不动就好几十根线，写起来是相当费劲。
数字积木
·
2020-07-30 21:38
verilog
VHDL 显示display && 读写文件
系统任务也属于行为级建模，系统任务的调用要出现在initial与always结构中。所有的任务都已$开头。1、$display,$write用于信息的显示和输出。其中，%b或%B二进制%o或%O八进制%d或%D十进制%h或%H十六进制%e或%E实数%c或%C字符%s或%S字符串%v或%V信号强度%t或%T时间%m或%M层次实例\n换行\t制表符\\反斜杠\\"引号”\%%百分号%调用方式：eg：$
weixin_41967965
·
2020-07-30 17:38
FPGA开发
System
Verilog
中关于DPI章节的翻译
35.DirectProgrammingInterface需求随着时代的发展，现在的芯片规模越来越大，哪怕模块级的验证环境也需要相当长的build时间，各种仿真工具也在改进编译和运行性能，还发明了增量编译。但无论如何turnaround的时间还是比较长，而且方法越复杂越容易出错。而DPI-C则比较简单，能够解决某些场景下的问题。适用范围DPI-C比较适用于SV和外部语言间的“简单数据“交互翻译约定
harriszh
·
2020-07-30 17:11
systemverilog
dpi
verification
[
verilog
] FSM状态机的进一步思考 - 生成支持小数分频的UART Baud16信号
[
verilog
]对于FSM状态机的进一步思考-生成支持小数分频的UARTBaud16信号前言uart的baudrate公式如下：$$baudrate=\frac{UART\_CLK}{16\timesDivisor
harriszh
·
2020-07-30 17:37
verilog
fsm
asic
verilog
的免费编译器
由于某些原因，原来调fpga的那台机器暂时使用不能，只好四处搜索
verilog
编译器，希望能在配置糟糕的第一台机器上完成前仿。
tommyjsj
·
2020-07-30 16:50
FPGA学习笔记第一篇
verilog
HDL
verilog
HDL基础模型结构modulemodule_name（port_list）;端口声明；数据类型声明；电路功能；时序规范；endmodule;
verilog
注意1.case敏感。（？）
蚂蚁起点
·
2020-07-30 16:55
verilog
基于FPGA 的8b10b编解码电路前端电路设计
采用
Verilog
HDL描述语言进行电路的设计、使用modelsim10.2a进行功能仿真、在通过QuartusII13.1进行FPGA逻
秋叶夏风
·
2020-07-30 16:02
FPGA学习笔记02——
Verilog
HDL基础知识
参考内容：
Verilog
硬件描述语言西安电子科技大学蔡觉平等主讲https://www.bilibili.com/video/BV1zb411s7bY?
ngany
·
2020-07-30 16:44
FPGA学习笔记
verilog
基础（常用的语句）
关于运算符，和C语言基本相同，仅赋值运算符、等式运算符等与C语言不同，另外还有位拼接运算符。1、赋值语句：（1）非阻塞赋值方式，如b<=a;特点：块结束后才完成操作，b的值不是立刻改变的。（2）阻塞赋值方式，如b=a;特点：赋值语句执行完后，块才结束，b的值是立刻改变的。2、块语句（1）顺序块顾明思议，就是顺序执行，这与C语言的顺序结构特性一样。格式如下：begin语句1;……语句n;end语句1
破风浪挂云帆
·
2020-07-30 15:19
FPGA
上一页
101
102
103
104
105
106
107
108
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他