E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
设计—简易LED数字时钟
文章目录目录设计方案概述1、分频器模块设计2、计数器模块设计3、LED显示模块设计4、顶层模块设计设计方案概述系统设计框图本任务设计了一个简易数字钟，能实现小时、分钟和秒的计时及显示，其中，通过控制时、分和秒实现时钟计时的计数模块是本次设计的核心。计数模块的关键在于能够理解三个计时单位之间的联系，即秒计数满60产生一个向分钟的进位，分钟计数满60产生一个向小时的进位，这两个进位信号将小时、分和秒联
是该放下了
·
2020-07-28 09:46
FPGA课程
Verilog
实现二段式和三段式有限状态机
有限状态机（FiniteStateMachine，FSM）又称为状态机，为时序逻辑电路中常采用的一种形式，也是时序电路的通用模型任何时序电路，都可以表示为有限状态机。1、状态机的概述状态机一般由寄存器和组合逻辑两部分组成，寄存器主要是存储状态，而组合逻辑主要用于产生输出和激励信号。状态机，根据输出信号是否当前的输入信号，分为米利型（Mealy）和穆尔型（Moore）。米利型状态机的输出由状态机的当
爱哭不秃头
·
2020-07-28 09:59
数字电路设计
Verilog
HDL
多周期MIPS的
Verilog
设计
所有控制信号在ID阶段生成，在IF阶段操作：IR=IMEM[PC]；NPC=PC+4；在ID阶段操作：生成所有控制信号；Rs=RegFile[rs];Rt=RegFile[rt];Imm={{16{imm[15]}},imm};//符号扩展在EXE阶段操作：ALUOut=RsopRt或者ALUOut=Rs+Imm;Branch_PC=Rs+Imm<<2;在MEM阶段：存储器的读写；PC=NPCor
qq_40268672
·
2020-07-28 08:21
fpga基于shift ram的卷积实现
verilog
实现卷积运算设输入矩阵为NixNi，卷积核大小为KxK，卷积步长为S，则可以选用长度为Ni，高度为K的shift_ram实现，具体如下。
qq_40268672
·
2020-07-28 08:21
六轴传感器ICM20602芯片手册学习笔记
ICM60206的
Verilog
版代码在这：https://download.csdn.net/download/qq_39864882/11959023因为笔者需要使用这个芯片的SPI模式，所以这篇学习笔记主要关于
ILLI_63
·
2020-07-28 08:17
将二进制转为
Verilog
可识别的hex文件（十六进制）
我们拿到可执行的程序大部分是二进制的，如何在
verilog
中运行？首先注意：
Verilog
中使用的Hex与intelhex格式不同！
乾龙_Heron
·
2020-07-28 05:40
verilog
verilog
时钟分频设计
verilog
代码如下，其中W
moon9999
·
2020-07-28 03:48
verilog
verilog
linux下的EDA——VCS使用
所用Linux系统为openSUSE64位，软件为VCS2012在Linux下对
verilog
HDL进行功能仿真时非常必要的，下面提供两种常见方式。
moon9999
·
2020-07-28 03:48
Linux下的EDA
linux
VCS
第二个excel VBA demo —— 根据规则生成加班申报数据
前言第一个demo在这里，走过路过不要错过，嗨起来：第一个excelVBAdemo——添加信号并生成一段
Verilog
代码第二个demo要解决快速生成加班数据的问题，具体情况在于某公司的周末加班规则如下
moon9999
·
2020-07-28 03:15
脚本语言
Excel
VBA
【
Verilog
】generate和for循环的一些使用总结（2）
前言场景还是前面那个场景，这次主要针对for循环做一些总结；【
Verilog
】generate和for循环的一些使用总结（1）for循环归纳在编译和综合阶段，编译器会将for循环展开，因此for循环的起点和终点都必须是常数才能够综合
moon9999
·
2020-07-28 03:15
verilog
verilog
verilog
文件系统函数调用
1$openIntegermulti_channel_descriptor=$fopen("file_name");返回文件的多通道描述符，只允许写数据，最多能打开31个文件，最高位保留。注意：用$fopen打开文件会将原来的文件清空，若要读数据就用$readmemb,$readmemh就可以了，这个语句不会清空原来文件中的数据。integerfd=$fopen("file_name",type)
mangyegulang
·
2020-07-28 03:06
verilg
Verilog
HDL语言学习笔记
Verilog
HDL语言一．
Verilog
是什么？
littletigerat
·
2020-07-28 02:32
新技术
状态机（二）：
Verilog
状态机实现
本节主要谈一谈
Verilog
的状态机实现模板，并浅析比较。
李硕LeeSure
·
2020-07-28 02:55
数字逻辑设计
FPGA
数字逻辑
状态机
verilog
Verilog
三段式状态机描述（转载）有自己理解的部分
Verilog
三段式状态机描述（转载）时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息。
七水_SevenFormer
·
2020-07-28 01:27
FPGA基础知识
verilog
语言分别设计一、二、三段式状态机
Moore状态机：输出只取决于当前状态设计题目：将下列状态图分别用一段式、二段式、三段式状态机实现如下图用
verilog
实现1、一段状态机一个模块既包含状态转移，又包含组合逻辑输入/输出。
herryone123
·
2020-07-28 01:31
Verilog
verilog
中文件的读写操作
————————————————版权声明：本文为CSDN博主「FPGADesigner」的原创文章，遵循CC4.0BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/fpgadesigner/article/details/80470972版权声明：本文为CSDN博主「muyiwushui」的原创文章，遵循CC4.0BY-SA版权协议，转载请附
keilzc
·
2020-07-28 01:54
VIVADO
6-2
Verilog
Mealy状态机之自动售货机
使用工具：XilinxISE14.7问题描述：分析：这个系统使用3钟投币输入：5美分，10美分，25美分。一瓶汽水消耗25美分。所以有以下几种情况：5美分的状态：当投币25美分时找零5美分，其余情况继续投币进入相应状态10美分的状态：当投币25美分时找零10美分，其余情况继续投币进入相应状态15美分的状态：当投币25美分时找零15美分，当投币10美分时找零0美分，其余情况继续投币进入相应状态20美
hyhop150
·
2020-07-27 23:58
Verilog成长记
EDA与VHDL作业（1）
记录的大部分都是作业题，或者实验例程，以后可能并不会从事这方面的工作，即使是，也会使用
verilog
描述语言而不是VHDL，但本着多学不坏的想法，认认真真的学习这一门课程也是应该的。
Nickee-Lin
·
2020-07-27 23:49
FPGA-VHDL
32个最热CPLD-FPGA论坛
32个最热CPLD-FPGA论坛推荐的书：《
VERILOG
数字系统设计教程》夏宇闻北京航空航天大学出版网站推荐：http://www.51eda.com/bbs/http://www.edacn.net
gtkknd
·
2020-07-27 22:37
fpga
FPGA学习（第7节）-
Verilog
状态机（状态按条件切换）
好的设计思路，扎实的设计基础是
Verilog
设计电路的重点。
【星星之火】
·
2020-07-27 22:33
FPGA
System
Verilog
读取文本文件及hash数据初始化
在system
verilog
中读取如下文件file.txt内容addr12345678dataaa55aa55attricececece并把这些键值对存储在一个hash数组h_array[string]
edablog
·
2020-07-27 21:21
eda
verilog
-状态机设计
一，状态机的基本概念：硬件设计讲究并行设计的思想，虽然用
verilog
描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一定顺序的工作，这就要用到状态机的思想，什么是状态机呢
dongdongnihao_
·
2020-07-27 21:43
FPGA
状态机的
Verilog
写法
“硬件设计很讲究并行设计思想，虽然用
Verilog
描述的电路大都是并行实现的，但是对于实际的工程应用，往往需要让硬件来实现一些具有一定顺序的工作，这就要用到状态机思想。什么是状态机呢？
djue7752
·
2020-07-27 21:02
Verilog
语法_3(同步有限状态机)
September21,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52571372声明：转载请注明作者及出处。同步有限状态机的设计1.什么是有限状态机（FSM）在FPGA里面做有限状态机的原因：因为FPGA都是并行处理的，想要做一些有前后顺序的事件处理的时候，我们就引入这种状态的机制。
dengshuai_super
·
2020-07-27 21:58
FPGA
串口通信USART设置波特率程序
使用
Verilog
代码编写的生成波特率程序：程序目前支持9600、19200、38400、57600、115200，如需要其他波特率请根据计算方法加入代码中，输入的时钟信号为50MHzmoduleSpeedSet
左氏浮夸
·
2020-07-27 21:24
USART
FPGA
Verilog
读写文件（整理二）
Overview________________________________________Thisapplicationnotedescribeshowyour
Verilog
modelortestbenchcanreadtextandbinaryfilestoloadmemories
cxc19890214
·
2020-07-27 21:03
Verilog
HDL
比较好的三段式状态机
verilog
范例
状态机采用
Verilog
HDL语言编码，建议分为三个always段完成。
blue0432
·
2020-07-27 19:32
FPGA
verilog
读取的二进制与十六进制文件的格式问题
今天一个上午的时间，都被这个问题所困扰，在网上查询十六进制文件的一般格式，都是这么说的，文件由一条条的记录组成，每条记录都有固定的几个部分组成。具体的格式如下：:10008000AF5F67F0602703E0322CFA92007780C361:1000900089001C6B7EA7CA9200FE10D2AA00477D81:0B00A00080FA92006F3600C3A00076CB:
bigint6904
·
2020-07-27 19:37
FPGA
关于状态机 一段式 二段式 三段式 (网上资料搜集)
初学FPGA时学的是
verilog
,看夏宇闻的书上状态机的例子使用的一段式,当然他没有说明这种写法是一段式,当时觉得挺简单明了.后来用VHDL,看的一本E文的书上,状态机的例子是典型的二段式(作者也没说明这是两段式
a14730497
·
2020-07-27 18:21
FPGA
Verilog
中的$display和$write任务
1、格式$display(p1,p2,…,pn);$write(p1,p2,…,pn);这两个函数和系统任务的作用都是用来输出信息，即将参数p2到pn按参数p1给定的格式输出。参数p1通常称为：“格式控制”，参数p2至pn通常称为“输出列表”。$display自动地在输出后进行换行，$write则不是这样。如果想在一行里输出多个信息，可以使用$write。如：$display(“%d”,10)和$
WTT_1988
·
2020-07-27 17:33
FPGA
Verilog
HDL语言中always敏感信号对比分析
Verilog
HDL语言中always敏感信号对比分析张稳稳[本文转自：www.dylw.net]（西安邮电大学电子工程学院，陕西西安710121）摘要：为了高效地利用
Verilog
HDL语言中always
USB_ABC
·
2020-07-27 17:09
FPGA
VERILOG
的parameter的写法
这是模块定义时的paramter的写法，有二个参数H_DISP,V_DISP，初始化定义为二个值。modulevga_display#(parameterH_DISP=10'd640,parameterV_DISP=10'd480)(inputclk,inputrst_n,input[9:0]vga_xpos,input[9:0]vga_ypos,outputreg[15:0]vga_data);
USB_ABC
·
2020-07-27 17:08
FPGA
D触发器（
Verilog
）
这是第一篇用
Verilog
的文章沿正边沿触发的触发器，包括使能端en
Verilog
描述如下moduled_ff(clk,in,en,out);inputclk,in,en;outputregout;always
THISFOREVERYONE
·
2020-07-27 17:52
Verilog
[转]
Verilog
三段式状态机描述
状态机采用
Verilog
HDL语言编码，建议分为三个always段完成。
Sean_92
·
2020-07-27 17:49
verilog
Verilog
初级教程（19）
Verilog
中的参数
文章目录前言正文模块参数覆盖参数例子说明递增计数器递减计数器Specify参数模块参数与Specify参数的区别往期回顾参考资料及推荐关注前言
Verilog
中的参数是使得设计更具有通用性、易读性的手段之一
李锐博恩
·
2020-07-27 17:08
#
数字设计基础教程
Verilog
初级教程（17）
Verilog
中的case语句
正文语法一个
Verilog
case语句以case关键字开始，以endcase关键字结束。在括
李锐博恩
·
2020-07-27 17:07
#
数字设计基础教程
Verilog
设计实例（5）详解全类别加法器（二）
文章目录写在前面正文超前进位加法器4位超前进位加法器任意位宽的超前进位加法器参考资料交个朋友写在前面相关博文个人博客首页正文超前进位加法器超前加法器由许多级联在一起的全加法器组成。它仅通过简单的逻辑门就可以将两个二进制数相加。下图显示了连接在一起以产生4位超前进位加法器的4个全加器。超前进位加法器类似于纹波提前加法器。不同之处在于，超前进位加法器能够在完全加法器完成其运算之前计算进位。这比起波纹加
李锐博恩
·
2020-07-27 17:36
#
Verilog编程实例
Verilog
初级教程（18）
Verilog
中的函数与任务
文章目录前言正文函数语法函数声明从函数中返回一个值函数调用函数规则任务语法任务调用全局任务函数与任务之间的区别往期回顾参考资料及推荐关注前言函数与任务是仿真中常用的语法，但合理使用也可以在设计中使用，可以综合。正文函数很多时候我们会发现某些代码是重复的，在RTL中被多次调用。它们大多不消耗仿真时间，可能涉及复杂的计算，需要用不同的数据值来完成。在这种情况下，我们可以声明一个函数，将重复的代码放在函
李锐博恩
·
2020-07-27 17:36
#
数字设计基础教程
有限状态机(FSM)设计原理
1概述2状态机的描述方法3FSM的状态编码4FSM的
Verilog
HDL设计的基本准则及有限状态机设计的一般步骤基本准则一般步骤5设计举例51一段式onealwaysFSM52三段式three-alwaysFSM53
碎碎思
·
2020-07-27 16:16
FPGA
FPGA
设计
硬件
verilog
中 `define 的使用
原文链接：https://www.cnblogs.com/yjw951012/archive/2019/03/25/10595533.html背景：在最近实战开发中发现：对外部芯片进行初始化时，往往需要定义大量参数。若直接在module中通过localparam或者parameter进行参数定义的话，会带来两个问题：1.代码长度增加，不够美观；2.不利于参数和代码修改；为了解决这两个问题，我想到了
Mr_sticker
·
2020-07-27 16:40
verilog
实现串并转换以及Modelsim仿真
1.串并转换模块可以用两种方式来实现串并转换，一种是移位寄存器，另一种是计数器，这里只用移位寄存器，计数器的可以参考上面的博客用
verilog
语言描述为:data<={data[6:0],data_in
Mr_sticker
·
2020-07-27 16:40
verilog
串口通信
verilog
中沿提取电路意义和实现
[学习这篇文章后记录的]https://blog.csdn.net/CrazyUncle/article/details/89218078沿提取电路就是检测输入信号的上升沿和下降沿。实现方法：在always块的敏感信号列表中可以使用posedge和negedge来检测上升沿和下降沿，但是在always块内部就无法使用posedge和negedge了（因为这两个只能用在always敏感信号列表和te
Mr_sticker
·
2020-07-27 16:40
Verilog
语言实现D触发器
moduleDFF(r,rb,clk,data,rst);outputregr,rb;inputwiredata,clk,rst;//wireload;//anda1(load,clk,ena);always@(posedgeclkornegedgerst)if(~rst)beginr<=1'b0;rb<=1'b1;endelsebeginr<=data;rb<=~data;endendmodul
Jayler_May
·
2020-07-27 15:26
verilog
Verilog
多路选择器（MUX）
Verilog
多路选择器（MUX）一般的遇到的情况都是单独的output信号，对于inout信号，我们怎么做多路选择器呢？
Hold人民币
·
2020-07-27 15:57
个人随记
FPGA——关于状态机
我们都知道
verilog
语言依靠不同的always语句块实现了硬件电路的并行执行，但是在工程中，我们不仅要处理并行执行电路，偶尔也会遇到需要串行执行的电路要求。
216549856
·
2020-07-27 15:10
FPGA
Verilog
实现序列产生器（状态转移形，移位形，计数形）
Verilog
实现序列产生器是
Verilog
基础学习甚至求职面试时的一个常见问题，它用到计数器、状态机、移位寄存器等一系列知识。
CLL_caicai
·
2020-07-27 14:12
FPGA/Verilog基础
verilog
中系统任务函数$random的使用
一、使用$random可以产生一个有符号的32bit随机整数，一般的用法为：1、产生随机整数：num=$random%b其中，b为十进制整数；则num为范围在-（b-1）:(b-1)中的随机数2、产生随机正整数：num={$random}%b其中，b为十进制整数；则num为范围在0:(b-1)中的随机数二、仿真产生20次-100~100的随机数；随后产生20次0-100的随机数：moduleran
CLL_caicai
·
2020-07-27 14:12
FPGA/Verilog基础
verilog
中读写文件操作
简述在
verilog
设计验证中，我们经常需要从文件中读取验证数据，有些数据是文本文件，有些数据是二进制文件。
Buyi_Shizi
·
2020-07-27 14:04
FPGA
IC技术圈期刊 2020年 第07期
2】#SOC设计#arm#FPGA点击阅读数字积木肝了2w字长文，教你如何写好状态机#FPGA#状态机#FSM#ZYNQ点击阅读ZYNQ免费共享|AD936x相关资料吐血整理#ZYNQ#AD9361#
Verilog
白山头
·
2020-07-27 11:58
Verilog
描述有限状态机（一段式、二段式、三段式）
因此，掌握有限状态机的
Verilog
描述方式至关重要；通过许多大神前辈的博客，我了解到状态机的描述具有三种方式，反思自己之前的描述深感逻辑混乱，毫无章法，因此重新对这方面进行学习与记录一、FSM的组
CLL_caicai
·
2020-07-27 11:58
FPGA/Verilog基础
上一页
104
105
106
107
108
109
110
111
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他