E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
C语言状态机学习笔记一
出处：http://www.cnblogs.com/tangerious/p/4565833.html状态机的好处不用多说，自己百度去，但传统的编程模式，无论是C语言，或是硬件FPGA的
Verilog
都是采用
无痕幽雨
·
2020-08-04 21:34
单片机
【FPGA】【
Verilog
】【基础模块】锁相环（PLL）
pll的设定：例化:`timescale1ns/1psmodulepll_test(inputclk,inputrst_n,outputclk1,outputclk2,outputclk3,outputclk4,outputlocked);pll_rtypll(.areset(rst_n),.inclk0(clk),.c0(clk1),.c1(clk2),.c2(clk3),.c3(clk4),.
居然是可以改昵称的
·
2020-08-04 18:56
基础模块
FPGA学习
硬件编程语言和编程器件
Verilog
HDL与VHDL区别【1】：VHDL——VHSIC(VeryHighSpeedIntegratedCircuit)HDL，由美国DOD支持开发的HDL，1987年成为IEEE1076-1987
syzheng500
·
2020-08-04 18:55
硬件编程
转
verilog
hdl中常数声明
1、语法声明：parameterxx=yy;`defineXXYY使用：xx`XX2、作用域parameter作用于声明的那个文件；`define从编译器读到这条指令开始到编译结束都有效，或者遇到`undef命令使之失效。如果想让parameter或`define作用于整个项目，可以将如下声明写于单独文件，并用`include让每个文件都包含声明文件：`ifndefxx`definexxyy//o
Jessica_2017
·
2020-08-04 18:40
Verilog
Verilog
对assign和always的一点理解
在新的
verilog
2001中“，”和“or”都可以用来分割敏感事件了，可以用“*”代表所有输入信号，这可
ahch8077
·
2020-08-04 13:55
FPGA入门实验四：时间基准电路 和 带使能的多周期计数器
题目要求：1.根据参考代码，将计数器范围改为0~15，
verilog
代码如下：moduleCNT_EN(inputwireCLK,inputwireEN,outputreg[4-1:0]OUT,outputregOV
浅陌风行
·
2020-08-04 12:37
用
Verilog
实现电路分频
分频器是FPGA设计中使用频率非常高的基本设计之一，尽管在目前大部分设计中，广泛使用芯片厂家集成的锁相环资源，如赛灵思（Xilinx）的DLL.来进行时钟的分频，倍频以及相移。但是对于时钟要求不高的基本设计，通过语言进行时钟的分频相移仍然非常流行，首先这种方法可以节省芯片内部的锁相环资源，再者，消耗不多的逻辑单元就可以达到对时钟操作的目的。另一方面，通过语言设计进行时钟分频，可以看出设计者对设计语
Double_THU
·
2020-08-04 12:10
FPGA 电路开发入门实验(实验4：时间基准电路和带使能的多周期计数器)
verilog
代码如下：modulecnt_sync(CLK,//c
Python_banana
·
2020-08-04 12:05
单精度浮点数加法器FPGA实现------（异号相加）
在上一篇博客单精度浮点数加法器FPGA实现------（同号相加）中笔者介绍了单精度浮点数同号相加的FPGA逻辑实现，本次笔者将继续介绍异号相加的逻辑，下面给出
verilog
代码：moduleFP_ADD_diff_oper
_IRONMAN_
·
2020-08-04 12:36
fpga
单精度浮点加法逻辑
Verilog
FPGA数字信号处理（七）级联型IIR滤波器
Verilog
设计
该篇是FPGA数字信号处理的第七篇，上一篇介绍了直接型IIR滤波器的原理，详细介绍使用
Verilog
HDL设计直接型IIR滤波器的方法。本文会介绍如何用
Verilog
HDL设计级联型IIR滤波器。
FPGADesigner
·
2020-08-04 12:46
FPGA
数字信号处理
Verilog
专题（一）Vectors
对于
verilog
的学习，大概分两步，第一步先看书了解基本语法，语法书基本上大同小异，看一本就好了；第二步就是编程实现了，这里推荐一个比较好的实践网站HDLBits：https://hdlbits.01xz.net
Andy_ICer
·
2020-08-04 11:13
HDLBits_Verilog
在Vivado下用
Verilog
语言完成红绿灯（利用状态机）
刚学
Verilog
时，写红绿灯的时候感觉到逻辑混乱。后来学习了状态机，决定使用状态机完成红绿灯。
ziang87
·
2020-08-04 10:57
【HDL系列】乘法器(7)——Booth中的符号位扩展技巧
目录一、无符号乘法符号位扩展原理二、有符号位乘法符号位扩展原理三、
Verilog
设计文介绍了基4Booth乘法器，并且设计了具有基本功能的Booth乘法器，其中在文末留下了几个有待优化的问题，本文将优化
纸上谈芯
·
2020-08-04 10:01
纸上谈芯
Booth
乘法器
IC设计
符号位扩展
【HDL系列】除法器(1)——恢复余数法
目录一、Paper-PencilDivisionAlgorithm二、恢复余数法(RestoringDivisionAlgorithm)三、
Verilog
设计本期介绍二进制除法器中的恢复余数法（RestoringDivisionAlgorithm
纸上谈芯
·
2020-08-04 10:01
纸上谈芯
System
Verilog
视频学习笔记（10）- Inter-Thread Communication
Inter-ThreadCommunication（内部线程通信）内容来自启芯-System
Verilog
视频==============================================
纸上谈芯
·
2020-08-04 10:01
System
Verilog
【HDL系列】乘法器(6)——Radix-4 Booth乘法器
目录一、Radix-4Booth乘法器原理二、
Verilog
设计一、Radix-4Booth乘法器原理上文中介绍了基2Booth乘法器，本文继续介绍基4Booth乘法器。
纸上谈芯
·
2020-08-04 10:01
纸上谈芯
【HDL系列】Sklansky加法器原理与设计
目录一、进位选择加法器二、Sklansky加法器三、
Verilog
设计Sklansky加法器是另一种并行高速的树形加法器，由Sklansky于1959年发表，该加法器对比特位进位层级分组，根据对不同比特组所有可能的进位计算所有可选的和与进位
纸上谈芯
·
2020-08-04 10:00
纸上谈芯
【HDL系列】Kogge-Stone加法器原理与设计
目录一、Kogge-Stone并行算法二、Kogge-Stone加法器三、
Verilog
设计Kogge-Stone加法器是利用PeterM.Kogge和HaroldS.Stone于1972年提出的一种并行算法生成的一种树形加法器
纸上谈芯
·
2020-08-04 10:00
纸上谈芯
【HDL系列】乘法器(4)——图解Wallace树
目录一、Wallace树二、
Verilog
设计一、Wallace树1963年，C.S.Wallace提出的一种高效快速的加法树结构，被后人称为Wallace树。
纸上谈芯
·
2020-08-04 10:00
纸上谈芯
Wallace树
乘法器
加法器
【HDL系列】Brent-Kung树形加法器原理与设计
目录一、并行加法器基本方法二、进位链计算重构原理三、Brent-Kung加法器四、
Verilog
设计在超前进位加法器中，其进位可以并行计算出，打破了进位链传播中当前的进位依赖于前一级的进位的关系，使得第
纸上谈芯
·
2020-08-04 10:00
纸上谈芯
【HDL系列】进位选择加法器原理与设计
目录一、进位选择加法器二、
Verilog
设计前期已介绍了行波进位加法器（RippleCarryAdder,RCA）依赖于低位进位，所以具有超长的进位链和关键路径。
纸上谈芯
·
2020-08-04 10:28
纸上谈芯
6X6矩阵键盘设计含按键消抖（
VERILOG
）
`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company://Engineer:////CreateDate:18:27:5408/07/2017//DesignName://ModuleName:ports_6x6//ProjectNam
NDSC最牛硬件工程师
·
2020-08-04 09:59
FPGA代码
矩阵按键
16位先行进位加法器--原理篇
不过在重写的过程中，我还是发现昨天写的一些地方有问题，通过这次重写，我把
verilog
的语句并行理解的更加深刻了。下面总结一下原理和具体的实现。原理进位的传递c
youlanli
·
2020-08-04 09:49
sv基础-数据类型(一)
前言system
verilog
对比
verilog
增加了大量的数据类型，目标就是让更多会cc++的人员可以来做设计或者验证。
fly 100%
·
2020-08-04 08:01
system
verilog
systemverilog
sv中数据生命周期
sv中增加了大量的数据类型，对比
verilog
sv更接近cc++,所以就要更加关心数据的作用域和生命周期。cc++中变量分为动态变量和静态变量，全局变量和局部变量。
fly 100%
·
2020-08-04 08:01
system
verilog
systemverilog
sv基础-过程语句和子程序
硬件过程initial和always这部分过程与
verilog
无异，alwaysalways@（event），event是敏感信号，报错了时钟变化，数据变化等，只要能够触发就可以作为敏感信号。
fly 100%
·
2020-08-04 08:01
system
verilog
FPGA设计模板分享（2）--
verilog
常用模板分享
FPGA工程师都知道，
Verilog
代码绝大部分都是always语句，结构基本上都是一致的，为了减少重复性的工作，让工程师专注于设计实现，明德扬精心制作了常用模板，只要你安装好明德扬提供的GVIM，就能使用这些模板了
xuehua_12
·
2020-08-04 08:45
Xilinx FPGA中使用PicoBlaze处理器软核
PicoBlaze非常小，只有一个VHDL/
Verilog
文件，KCPSM6在FPGA中只需要26块逻辑单
xddc
·
2020-08-04 08:25
FPGA
verilog
之用户定义原语UDP详细解释
这样就可以与调用
verilog
HDL基本逻辑元件的方法来调用原语库中相应的元件模块，并进行仿真。由于UDP是由查找表的方法来确定其输出的，用仿真器进行仿真
亦可西
·
2020-08-04 08:09
笔记
verilog
基础知识
FPGA边沿检测
Verilog
实现（包含上升沿，下降沿，双边沿）
写在最前面：2019届秋招进行中。。。希望能拿到自己满意的offer。。。杨超越附体（手动狗头）。。。网上搜了一下，结合自己总结的。首先介绍一下基本的原理。脉冲边沿的特性：两侧电平发生了变化思路：设计两个或多个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了。moduleedge_detect(inputclk,inputrst_n,inputd
weixin_43343190
·
2020-08-04 06:32
FPGA学习
FPGA入门veriloig语言
打开quartus新建文件然后在里面用
verilog
语言进行编程对于时序逻辑电路和组合逻辑电路的区别时序逻辑电路这里单指D触发器，和之前的状态和时钟沿有关组合逻辑只和当前状态有关1、moduleex_module
lucky tiger
·
2020-08-04 06:15
FPGA
15年后重新使用FPGA
只认识modul，begin，其他一概不知了，原来使用的是VHDL语言，现在的都是
Verilog
语言，没有办法开始啃书吧！paremeter定义参数，相当于C中的define，不知道对不对。
JohnCage
·
2020-08-04 06:55
FPGA
FPGA-
Verilog
的书写规范格式
代码规范有利于在项目和工程中的维护，养成习惯对后期的工作学习会有很大的帮助！下面就看下各个情况的规范书写格式是什么1.时序逻辑的规范写法：always@(posedgeclkornegedgerst_n)beginif(rst_n==1'b0)begintmp_init<=1'b0;endelsebegintmp_init<=time_ram_init;endend2.组合逻辑的规范写法：alwa
Vuko-wxh
·
2020-08-04 06:44
#
Verilog知识专题
Verilog
状态机设计技术
广义而论，只要涉及触发器的电路，无论电路大小都能归结为状态机。有限状态机的优势：高效的顺序控制模型，状态机的工作方式是根据控制信号按照预先设定的状态进行顺序进行的容易利用现成的EDA工具进行优化设计。性能稳定，容易构成性能良好的同步时序逻辑模块，消除电路中的毛刺现象，强化系统工作稳定性方面有更多的解决方案。高速性能高可靠性能分类：从信号输出方式上分，有Mealy型和Moore型两种状态机从状态机的
Big_Body
·
2020-08-04 06:36
EDA
8位串行进位加法器
一位全加器的公式为：SUM=X⊕Y⊕CINCOUT=X·Y+X·CIN+Y·CIN在
Verilog
里可以调用门电路的原语实现。
weixin_34245169
·
2020-08-04 05:10
加法器的
verilog
实现（串行进位、并联、超前进位、流水线）
总结：从下面的Timingsummary来看，流水线的频率最高、并行加法器次之，串行进位加法器再次，超前进位加法器最慢。按理论，超前进位加法器应该比串行进位加法器快，此处为何出现这种情况，原因未知。并行加法器因为使用加法符号实现的，从RTL图上也可以看到，具体是用加法器实现的，这个加法器是经过优化的，因此速度比较快。流水线因为减小了组合逻辑的延时，因此可以达到较高的运行频率（注意运行速度与响应速度
weixin_34224941
·
2020-08-04 05:30
verilog
HDL中wire和reg的区别
wire表示直通，即输入有变化，输出马上无条件地反映（如与、非门的简单连接）。reg表示一定要有触发，输出才会反映输入的状态。reg相当于存储单元，wire相当于物理连线。reg表示一定要有触发，没有输入的时候可以保持原来的值，但不直接实际的硬件电路对应。两者的区别是：寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动。wire使用在连续赋值语句中，而reg使用在过程赋值语句（initial
weixin_30377461
·
2020-08-04 04:26
Verilog
实现按键抖动消除电路
用
Verilog
实现按键抖动消除电路，抖动小于15ms，输入时钟12MHz添加计数器，计数时间为15ms。若这段时间key_in保持不变，则key_in连接输出。若计数到中间，输入有变化，则重新计时。
wangn1633
·
2020-08-04 03:20
Verilog
Verilog
状态机用法精讲案例
一、状态机设计要点1、概述（2）状态机的转移图（3）结构：（4）设计标准（5）状态机三段设计方法第一：第二：第三：（6）三段状态机设计注意点二、
Verilog
实现状态机练习题（1）简单的状态切换实现思路
yyz1988
·
2020-08-04 02:48
FPGA资料
Verilog
学习心得之一-----时钟无缝切换
本文讨论了时钟切换的两种基本情况以及两种基本电路结构，讨论了一些问题：下图是一个时钟选择的简单实现以及时序图，使用AND-OR多路复用逻辑，其中SELECT信号为时钟选择信号，如图中所示，直接切换会产生毛刺（glitch）时钟切换分为两种情况：（1）CLK0与CLK1为相关时钟源，即CLK0与CLK1成整数倍关系；（2）CLK0与CLK1之间没有关系；（1）CLK0与CLK1为相关时钟源（2）CL
poirot12
·
2020-08-04 02:47
quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核
step1这里我新建一个名为PLL的工程如下所示，准备调用一个PLL核step2点击菜单栏上的TOOls下拉菜单中的魔法棒step3在弹出的对话框中点击Nextstep4这里我们选择输出文件类型选择为
Verilog
HDL
虚无缥缈vs威武
·
2020-08-04 01:30
quartus
Ⅱ
用
verilog
实现斐波那契数列发生器
verilog
代码：moduleFibonacci_generator(inputrst_n,clk,outputreg[15:0]dout);reg[15:0]reg
summer_awn
·
2020-08-04 01:10
verilog
verilog
Verilog
RTL 面试题
最近在亚马逊上买了本
verilog
面试题的书，在这里把题目总结一下。
summer_awn
·
2020-08-04 01:10
数字IC面试题
Verilog
HDL 有限状态机的设计
Verilog
HDL有限状态机的设计【转自教科书】有限状态机根据输出逻辑的不同可以分为Mealy状态机和Moore状态机，两者设计方法基本一致，唯一不同的是输出结果是否取决于输入信号。
北方爷们
·
2020-08-04 00:22
FPGA实验
Verilog
_有限状态机
当使用
Verilog
来描述一个简单状态机的设计时，应将状态寄存器的控制器的控制和状态机状态里的组合逻辑分开。代码风格一段式当前状态、下一状态、当前输出值都写在一个
OnePlusZero
·
2020-08-03 23:58
IC_HDL
FPGA
verilog
HDL 基于有限状态机设计自动贩卖机及综合
项目：FPGA
verilog
HDL基于有限状态机设计自动贩卖机及综合运用模块：按键消抖模块、有限状态机模块、LED模块（呼吸灯、双向流水灯、流水呼吸灯）、数码管模块。
张华山
·
2020-08-03 23:26
Verilog
信号上升沿检测
在FPGA开发的面试中可能会碰到检测上升沿和下降沿的题目。以上升沿为例进行分析。上升沿是信号从低电平变化为高电平的时候，因此我们可以将信号的上一个状态和下一个状态进行采样保存，然后来判断是都是从0变化到1的过程。代码如下：moduleposedge_detection(clk,rst_n,i_data_in,o_rising_edge);inputclk;inputrst_n;inputi_dat
Stupidnan
·
2020-08-03 22:11
整理小代码
UART串口TX模块的
Verilog
实现和testbench代码
inputTX_EN,//发送使能信号，上升沿有效outputregidle,//TX信号线的状态，idle高电平表示忙碌，低电平表示空闲outputregTX//TX信号线输出模块原理图如图所示：TX模块的
Verilog
嵌入式系统攻城狮
·
2020-08-03 22:57
PYNQ开发板使用 Vivado PL 及PS调用
PYNQ手册原理图管脚等http://www.tul.com.tw/productspynq-z2.htmlPL使用当做zynq的FPGA单独使用，
verilog
语言microUSB下载，跳线换成JTAG
rrr2
·
2020-08-03 22:27
HLS
Verilog
-AMS & VHDL-AMS
Verilog
-AMS和VHDL-AMS出现还不到4年，是一种新的标准。
qinxi
·
2020-08-03 20:24
CMOS
tech
SOPC
上一页
100
101
102
103
104
105
106
107
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他