E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
语法：过程块（initial和always）
过程块是行为模型的基础。过程块有两种：1.initial块，只能执行一次2.always块，循环执行过程块中有下列部件：1.过程赋值语句：在描述过程块中的数据流2.高级结构（循环，条件语句）：描述块的功能3.时序控制：控制块的执行及块中的语句。4.initial语句与always语句和begin_end与fork_join是一种高频搭配：1.initial语句initial语句的格式如下：init
菜鸟-求指导
·
2020-08-08 20:38
FPGA学习之路—接口（3）—SPI详解及
Verilog
源码分析
FPGA学习之路——SPI详解及
Verilog
源码分析概述SPI=SerialPeripheralInterface，是串行外围设备接口，是一种高速，全双工，同步的通信总线。
XDU_David
·
2020-08-08 20:15
FPGA
Verilog
学习笔记
Verilog
学习笔记除法和乘法的移位处理除法和乘法的移位处理例1:可以修改为：a=a*4;------------------àa=a>2;说明：除2=右移1位；乘2=左移1位；除4=右移2位；乘4=
中国人民说我帅
·
2020-08-08 20:57
Verilog
fpga
初学FPGA心得（对
verilog
语法的理解）
verilog
语法与C语言大意类似，但关键词的不同导致对
verilog
难以理解首先，大体框架，整个模块像是main函数。{}变成了begin和and数字的表示方式变得不同这种描述方式。
君君无厘头
·
2020-08-08 20:07
FPGA
FPGA学习笔记(二)——
Verilog
HDL语法基础
FPGA学习笔记(二)————
Verilog
HDL语法基础文章目录FPGA学习笔记(二)————**
Verilog
**HDL语法基础1.
Verilog
HDL模块的基本概念2.模块(block)的组成3.
DID 迪
·
2020-08-08 20:01
FPGA
Verilog
中always块并行测试
Verilog
中always块并行测试 FPGA的特色是并行执行的，尤其是在多个always块，并行执行时，要考虑一下变量值的变化。
电力电子小哥
·
2020-08-08 20:20
FPGA
verilog
学习笔记（二）命名规则
学习《ZYNQSOC修炼秘籍》记录笔记1、顶层文件：对象+功能+top例：video_oneline_top2、逻辑控制文件：介于顶层和驱动层文件之间对象+ctr例：ddr_ctr.v3、驱动程序命名：对象+功能+dri例：led_dri.v、uart_rxd_dri.v4、参数文件命名：对象+para例：lcd_para.v5、模块接口命名：文件名+u例：lcd_dirlcd_dir_u(...
李老狗在看FPGA
·
2020-08-08 19:12
Verlog HDL学习笔记2——
Verilog
HDL的基本语法
参考资料：
Verilog
数字系统设计与FPGA应用词法规定：关键字标识符格式常量及其表示：
Verilog
HDL用4种基本的值来表示逻辑电路的逻辑状态0：逻辑0或“假”1：逻辑1或“真”x：未知状态z：高阻常量
lhbat
·
2020-08-08 19:12
Verilog
HDL程序设计
Verilog
实现偶数、奇数、半整数、分数（小数）分频，画电路图用D触发器实现分频
1.偶数分频
Verilog
：N为偶数，使用一个计数器循环0-(N-1)进行计数，在N/2-1与N-1分别将输出取反，即完成了N分频。
king阿金
·
2020-08-08 19:32
Verilog设计基础
经验与经典电路
总结
Verilog
中always语句的使用
行为级建模，结构化过程语句；always语句包括的所有行为语句构成了一个always语句块。该always语句块从仿真0时刻开始执行其中的行为语句；最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。比如大家熟知的时间信号发生，每半个时钟周期时钟信号翻转一次。moduleclock(outputreg
Peter_hust
·
2020-08-08 19:30
Verilog
FPGA
Verilog
语言初学1
Verilog
语言初学1
Verilog
初学
Verilog
的一些常用标识符入门笔记
Verilog
初学本人初学
Verilog
，自己做一点笔记
Verilog
的一些常用标识符入门笔记
verilog
基本单位：模块
一个爱学习的人wl
·
2020-08-08 19:52
初学Verilog
Verilog
学习笔记之———运算符、赋值语句和结构说明语句
运算符、赋值语句和结构说明语句一、逻辑运算符：（1）&&逻辑与；（2）||逻辑或；（3）！逻辑非。“&&”和“||”是双目运算符，“！”是单目运算符逻辑运算符是对整体进行运算的，注意与位运算符的区分；逻辑运算符中的&&和||低于关系运算符，！高于算术运算符，不过为了提高程序的可读性，建议使用括号。二、关系运算符：（1），大于；（3）=，大于或等于；结果是假的，返回0；结果是真的，返回1；结果是模糊
苑同学
·
2020-08-08 19:50
Verilog
FPGA
FPGA学习笔记
FPGA学习笔记（二）——
verilog
代码规范化
1.工程组织形式工程的组织形式一般包括如下几个部分，分别是doc、par、rtl和sim四个部分。doc：一般存放工程相关的文档，包括该项目用到的datasheet（数据手册）、设计方案等。不过为了便于大家查看，我们开发板文档是一汇总存放在资料盘下的；par：主要存放工程文件和使用到的一些IP文件；rtl：主要存放工程的rtl代码，这是工程的核心，文件名与module名称应当一致，建议按照模块的层
来自雷克雅未克的少年
·
2020-08-08 19:46
FPGA
verilog
入门经验（一） always块使用
（详细解释见
Verilog
HDL与数字电路设计P38）所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。
Phenixyf
·
2020-08-08 18:53
FPGA
Perl语言学习（1）- create_
verilog
_file
create_
verilog
_filePerl源代码运行结果Perl源代码#!
Snipermeng
·
2020-08-08 18:34
Perl脚本
Verilog
基础知识（数值表示总结，signed，原码，反码，补码）
定点数原码表示MSB是符号位，0表示正数，1表示负数。D=(−1)aB−1∑i=0B−2ai2i−B+1D=(−1)aB−1∑i=0B−2ai2i−B+1比如，二进制0.110=(−1)0∗(1∗2−1+1∗2−2)=+0.750.110=(−1)0∗(1∗2−1+1∗2−2)=+0.75，1.110=(−1)1∗(1∗2−1+1∗2−2)=−0.751.110=(−1)1∗(1∗2−1+1∗2−
maxwell2ic
·
2020-08-08 18:29
集成电路
关于3分频电路的讨论
1.行为级的实现是非常简单的，只要你会写C，就可以简单的用
verilog
写出来，甚至连语法都基本一致：always@(ne
lureny123
·
2020-08-08 17:32
技术文章
关于
Verilog
代码中命名的六大黄金规则
关于
Verilog
代码中命名的六大黄金规则1.系统级信号的命名。系统级信号指复位信号，置位信号，时钟信号等需要输送到各个模块的全局信号；系统信号以字符串Sys开头。
狼性天下
·
2020-08-08 17:51
FPGA学习
Verilog
HDL简明教程
Verilog
HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。
kiss0kill
·
2020-08-08 17:10
Verilog
-HDL 的基本概念
第三讲
Verilog
-HDL的基本概念3.1与门的描述我们通过最简单的例子来认识一下
Verilog
-HDL的基本用法。
kele_6
·
2020-08-08 16:57
电子技术
Verilog
语法_1(reg、wire、always语法)
https://blog.csdn.net/dengshuai_super/article/details/52557422September16,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52557422声明：转载请注明作者及出处。可综合文件放到design文件夹下，testbenc
Tiger-Li
·
2020-08-08 16:25
FPGA
Verilog
FPGA
Verilog
HDL 复习笔记（一）
名词解释HDL：HardwareDescriptionLanguage，硬件描述语言EDA：ElectronicDesignAutomation，电子设计自动化FPGA：FieldProgrammableGateArray，现场可编程门阵列IP：IntelligentProperty，知识产权IC：IntegratedCircuit，集成电路RTL：RegisterTransferLevel，寄存
_HEX
·
2020-08-08 16:02
Verilog
【FPGA】对FPGA的理解
1、FPGA的设计流程FPGA(FieldProgrammableGateArray)是一种可编程的逻辑电路，可以通过硬件描述语言
Verilog
或者VHDL实现逻辑电路的设计。
Denny#
·
2020-08-08 16:42
【其他杂谈】
FPGA学习笔记3-
verilog
HDL
Verilog
HDL基础不是软件编程语言，是一种可以硬件仿真的硬件描述语言常用术语HDL-HardwareDescriptionLanguageRTL-RegisterTransferLevel行为建模
iteye_7884
·
2020-08-08 16:50
整数（奇偶）+分数分频器的
verilog
实现（大合集）
分频器实现一、50%占空比整数分频1.1奇数分频器1.1.1方法1：2N分频上下沿波形相异或1.1.2方法2：N分频上下沿波形相或（输出初始态为0）1.2偶数分频器二、非50%占空比分频三、小数（分数）分频3.1N+0.5分频3.2任意小数分频3.2.1基于脉冲删除小数分频的算法描述3.2.2脉冲删除小数分频的仿真3.2.3脉冲删除小数分频的RTL代码分频在数字设计中应用广泛，通常可以使用锁相环P
隔壁老余
·
2020-08-08 16:45
数字电路设计
FPGA设计开发
verilog
中用“
“<=”是非阻塞赋值，“=”是阻塞赋值例当执行到第46行时，线程会暂停在赋值处等待赋值完成再进行下面的语句，因此sel的值为：0，1，2，3，0，1，2，3。。。。此处执行到46行时，并不会等待赋值的完成，而是进行下面的if判断，因此实际上，sel的4并不会被清零，所以sel的值为：0，1，2，3，4，0，1，2，3，4。。。。。附上本次的实现的在basy3板上数码管上显示0078数字的代码`ti
huangbx_tx
·
2020-08-08 16:04
数字电路设计
I2S接口以及
Verilog
实现数据接收
I2S(Inter—ICSound)总线，是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专门用于音频设备之间的音频数据传输。I2S总线有三条数据信号线：(1)BCLK：串行时钟，也叫位时钟，对应数字音频的每一位数据。(2)WS：字段（声道）选择，用于选择左右声道。为“0”表示正在传输的是左声道的数据，为“1”表示正在传输的是右声道的数据。(3)SD:串行数据，用二进制补码
huan09900990
·
2020-08-08 16:30
接口
Verilog
学习笔记基本语法篇（六）········ 循环语句
在
Verilog
中存在着4种类型的循环语句，用来控制执行语句的执行次数。1）forever语句：连续执行的语句。2）repeat语句：连续执行n次的语句。
hjf161105
·
2020-08-08 16:28
嵌入式系统FPGA
verilog
编码风格 --- 命名规则
1.一个module一个文件。2.文件名根据内容来命名，如果是task，那么名字的后缀应该加上_task来表示文件内是一些task。3.文件名要有意义，描述文件内容。4.第一个字符必须是字母，允许使用数字和字母以及下划线5.如果名字中有几个单词那么要用下划线隔开6.文档和代码中的名字要一致7.宏定义和参数全部用大写，其他最好都用小写8.宏定义要在顶层模块，因为它是全局的9.单个例化时，使用同模块相
highball
·
2020-08-08 16:55
Modelsim 创建 VCD
Verilog
提供一系列系统任务用于记录信号值变化保存到标准的VCD(ValueChangeDump)格式数据库中。大多数波形显示工具支持VCD格式。
herejing
·
2020-08-08 16:15
Verilog
对assign和always的一点理解
在新的
verilog
2001中“，”和“or”都可以用来分割敏感事件了，可以用“*”代表所有输入信号，这可
henhen2002
·
2020-08-08 16:44
FPGA学习
join
Verilog
中语句执行顺序的理解
转载自这篇博文
verilog
主要的模块之间都是并行执行的，例如各个always之间如果你在一个always中要对a赋值，而在另一个always中要使用a的值，这时候就要注意了，两者并行的，处理先后不能确定
gsp12356
·
2020-08-08 15:39
verilog
verilog
中的fork...join用法
这句话通常使用在验证之中，也就是常说的system
verilog
(SV)，写在testbench，不可综合。
edward_zcl
·
2020-08-08 15:01
Verilog
Verilog
HDL（八）：变量类型（reg和wire）
Verilog
HDL语法虽然有很多，但是真正常用的却屈指可数，我们只需要掌握了常用的语法，就可以用
Verilog
HDL语言去描述逻辑电路。
兜-兜
·
2020-08-08 15:17
Verilog
HDL
Verilog
HDL（七）：异步寄存器fpga与cpu进行并口通信 （异步并口时序仿真）
1、并口经常用于FPGA和cpu芯片通信、配置寄存器、跨芯片数据传输等。2、源同步传输：发送端同时发送时钟和数据给接收端，接收端使用源端发送的时钟采样数据。3、异步并口通信：异步并口应用：--cpu类的芯片（dsp、stm32）与FPGA的数据交互，数据速率一般在100Mbps以内，数据总线不大于16bit。--非cpu类的功能芯片与FPGA通过并口进行数据交互，例如配置寄存器等。并口信号说明：-
兜-兜
·
2020-08-08 15:17
Verilog
HDL
Verilog
HDL（九）：异步FIFO
一、FIFO简介FIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，它与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。用途1：异步FIFO读写分别采用相互异步的不同时钟。在现代集成电路芯片中，随着设计规模的不断扩大
兜-兜
·
2020-08-08 15:17
Verilog
HDL
Verilog
HDL(一)：%的用法、文件管理任务的使用、仿真
1.无符号整数和有符号整数：signedshortint–32,768to32,767signedint–2,147,483,648to2,147,483,647signedlongint–2,147,483,648to2,147,483,647unsignedshortint0to65,535unsignedlongint0to4,294,967,2952.%用在算数运算中是取模操作符a%b按照
兜-兜
·
2020-08-08 15:46
Verilog
HDL
让UltraEdit_17.30.0支持
Verilog
HDL
【问题描述】如何让UltraEdit_17.30.0支持
Verilog
HDL语法着色显示？
di0808
·
2020-08-08 15:46
Verilog
模块的设计流程
September13,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52523224声明：转载请注明作者及出处。一、功能设计（序曲：三步曲：功能设计）1.做什么2.有哪些端口（输入输出端口）3.端口之间的逻辑时序关系二、编写代码编码的过程就是描述的过程，描述的过程就成为建模modelin
dengshuai_super
·
2020-08-08 15:36
FPGA
Verilog
语法--生成块语句
目录什么是生成块生成块语句if语句case语句循环语句什么是生成块生成块能够动态的生成
Verilog
的代码，可以用于对矢量中的多个位进行重复操作、多个模块的实例引用并根据程序中的参数确定程序中是否包含哪段代码
daijingxin
·
2020-08-08 15:08
FPGA
wireshark的lua编写
作为一名硬件工程师，来理解C语言，如果之前学习的过得我不多说，如果没有学习过得那就很头疼了，关于这个方面，我也刚刚入手写了一个wireshark的解析文件，用的是
verilog
的思路来进行解释的，如果有解释不对的地方希望大家帮忙指出
chenwand
·
2020-08-08 14:12
Verilog
延迟语句的运用
Verilog
延迟语句的运用modulefull_adder(a,b,sum);inputa,b;outputregsum;always@(a,b)#13sum=(a&b);或者always@(a,b)
changhaizhang
·
2020-08-08 14:44
ESL综合之C-to-
Verilog
免费工具(新手必看 )
C-to-
Verilog
isafreeon-lineCto
Verilog
compiler.Youcancopy-and-pasteyourexistingCcodeandouron-linecompilerwillsynthesizeitintooptimized
verilog
.ForadditionalinformationonhowtouseourwebsitetocreatethebestF
changan2001
·
2020-08-08 14:12
HLS
Verilog
中阻塞(=)与非阻塞语句(<=)…
阻塞赋值语句(=)与非阻塞赋值语句(out2<=out1;out3=out2;out3<=out2;测试代码不变,仿真后wave图形为：我们发现out3落后out2一个时钟周期，out2落后out1一个时钟周期；这正是因为非阻塞赋值语句要等待时钟的效果。具体是在一个上升沿到来时，数据din，out1'，out2'('表示上个时钟时的数据)，数据平行（并行）向右移动，out2得到的并不是当前out1
ChunyuY19
·
2020-08-08 14:46
未分类
verilog
-for 语句实例
1.1要求：实现8位数据低4位左移到高4位1.2代码：modulemove（result，in，res，clk）；input[3:0]in;inputclk，res；output[7:0]result;reg[7:0]result;integeri;always@(clkorinorres)beginif（res=0）//res=0,则复位beginresult[7:0]=0;in[3:0]=0;
brd007
·
2020-08-08 14:01
verilog
学习
Verilog
中的for语句
在
Verilog
中除了在Testbench（仿真测试激励）中使用for循环语句外，在Testbench中for语句在生成激励信号等方面使用较普遍，但在RTL级编码中却很少使用for循环语句。
ascend__a1
·
2020-08-08 14:36
FPGA
Verilog
HDL
关于
verilog
中initial和always过程快的执行顺序问题
initial和always是两个基本的过程结构语句，在testbench仿真一开始就立即相互并行执行。通常被动检测响应使用always语句，而主动的产生激励使用initial语句。那就有一个问题了：既然过程块是并行执行的，那initial和always是一起并行执行的？有没有先后顺序？实际上initial块与always块可看做是顺序执行的。因为在的always块运行时，initial已经给相应
ascend__a1
·
2020-08-08 14:36
FPGA
Verilog
HDL
Verilog
语法--条件语句
条件语句可以分为if_else语句和case语句两张部分。A)if_else语句三种表达形式1）if（表达式）2）if（表达式）3）if（表达式1）语句1；语句1；语句1；elseelseif（表达式2）语句2；语句2；elseif（表达式3）语句3；........elseif（表达式n）语句n；说明：1）3种形式的if语句后面都有表达式，一般为逻辑表达式或关系表达式。当表达式的值为1，按真处理
a15022335636
·
2020-08-08 13:01
Verilog
语法--运算符
Verilog
HDL的语言的运算符的范围很广，按照其功能大概可以分为以下几类:(1)算术运算符+，-，*，/，%优先顺序！~*/%+->>===!=====!===&^^~|&&||？
a15022335636
·
2020-08-08 13:01
Verilog
的关键字
目录1、
Verilog
所有关键字2、常用关键字
Verilog
和C语言类似，都因编写需要定义了一系列保留字，叫做关键字（或关键词）。这些保留字是识别语法的关键。
小默haa
·
2020-08-08 13:24
FPGA
上一页
96
97
98
99
100
101
102
103
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他