E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Quartus II 错误
1、assign语句放在always中了；//Error(10137):
Verilog
HDLProceduralAssignmenterroratbcd_code.v(39):object"qout"onleft-handsideofassignmentmusthaveavariabledatatype2
ffdia
·
2020-08-11 11:58
Quartus
II
16.0
uvm实战（32位全加器）
（1）首先写明32位加法器的
verilog
代码（2）interface.sv（使用时钟块控制同步信号的时序）（3）my_transaction.sv（相当于数据包，具有生命周期，派生于uvm_object
人无再少年97
·
2020-08-11 11:45
UVM
verilog
语言RS232串口发送模块设计——采集ps2键盘数据在串口调试工具显示
关于rs232串口的协议和接口已经在《
verilog
语言RS232串口接收模块设计》这篇博客中有讲述：http://blog.csdn.net/baijingdong/article/details/20460019
baijingdong
·
2020-08-11 11:58
verilog
ps2
rs232
uart
xilinx
关于串口数据接收出错问的问题（RS232、RS422、UART）
一段串口的
verilog
代码如下：moduleuart_rx(inputclk,inputuart_rx_i,.....)
R@
·
2020-08-11 11:38
付费专栏
uart
rs232
rs422
串口
Ethernet IP Core介绍
TheEthernetIPCoreisa10/100MediaAccessController(MAC).Itconsistsofasynthesizable
Verilog
RTLcorethatprovidesallfeaturesnecessarytoimplementtheLayer2protocoloftheEthernetstandard.Itisdesignedtorunaccordin
HengZo
·
2020-08-11 11:43
Ethernet
IP
Core
FPGA设计中RS232串口的
Verilog
实现(TX控制器)
今天我们在这里讨论一下RS232串口通讯的
Verilog
实现。一．硬件电路：下面是一个典型的计算机与串口设备的连接示意图。RS232采用DB9或DB25的接口。
liyaoyao_yy
·
2020-08-11 10:52
fpga
FPGA设计中RS232串口的
Verilog
实现(RX控制器)
一．RX控制器（接收数据）的
Verilog
实现对串口来讲，TX和RX方向数据传输的格式都是一样的。毕竟对于参与传输的双方来讲，一方是TX，对应的一方就是RX。
liyaoyao_yy
·
2020-08-11 10:52
fpga
基于rs232串口通讯的
Verilog
设计
基于串口通讯的
Verilog
设计时间：2012-09-0317:13:28来源：作者：1串口通信基本特点随着多微机系统的应用和微机网络的发展，通信功能越来越显得重要。
gtkknd
·
2020-08-11 10:18
Verilog
@(*)操作符的使用
Verilog
@(*)操作符的使用《
Verilog
HDL数字设计与综合》(第二版)SamirPalnitkar（Page89）
韩仙男
·
2020-08-11 09:00
NETFPGA
verilog
fpga
数字信号处理
NuSMV检测实例（Peterson算法）
peterson算法的
verilog
实现详见另一篇博客peterson算法转换为NuSMV语法表示，代码如下：#主模块MODULEmainVAR#标签定义VARturn:boolean;#礼让标志turninterested
Leo木
·
2020-08-11 04:15
NuSMV
不同抽象级别的
Verilog
HDL模型
写在最前面（记录下自己）：7月初，毕业离校就开始自学IC验证，某乎上面建议学习
verilog
、system
verilog
、UVM。
杰之行
·
2020-08-10 21:49
VCS
verilog
verilog
Verilog
HDL的数据对象
文章目录
Verilog
HDL的数据对象线网型数据对象线网型数据对象种类线网型数据对象的定义线网型数据对象的多驱动操作线网型数据对象的使用线网型数据对象的向量与标量寄存器型数据对象寄存器（reg）型数据对象的定义寄存器
爱马拉松的东宫高兴
·
2020-08-10 20:03
Verilog
HDL学习
Verilog
HDL简介
文章目录
Verilog
HDL简介
Verilog
HDL代码的词法标记标识符常规标识符扩展标识符空白符注释值集数字符串文本宏系统函数关键字
Verilog
HDL代码的基本结构
Verilog
HDL简介
Verilog
HDL
爱马拉松的东宫高兴
·
2020-08-10 20:03
Verilog
HDL学习
Icarus
Verilog
快速上手使用
一、介绍如果你只是想检查
Verilog
文件的语法是否有错误，然后进行一些基本的时序仿真，那么Icarus
Verilog
就是一个不错的选择。
ReCclay
·
2020-08-10 14:04
EDA学习
对于
Verilog
语言的一些总结
一：基本
Verilog
中的变量有线网类型和寄存器类型。线网型变量综合成wi
xxxisail
·
2020-08-10 08:11
Verilog
阶乘器
Verilog
实现的阶乘功能。
一堆瓜子壳
·
2020-08-10 08:12
Verilog
HDL
Verilog
阶乘
Verilog
时钟n分频
n分频模块实现如下：modulendivision(clk_in,clk_out,reset_low);inputclk_in,reset_low;outputregclk_out;reg[4:0]cnt;parameterCNT_NUM=20;parameterCNT_HIGH=10;initialbegincnt=0;clk_out=0;endalways@(posedgeclk_inorne
一堆瓜子壳
·
2020-08-10 08:12
Verilog
HDL
高手经验：一个新手的
verilog
学习经验
我学
verilog
语言进行FPGA设计也就半年时间，很多的东西就是在EDACN上学到的，现在想说说自己对使用
verilog
进行FPGA设计的一些体会，我水平不高，主要是为新手朋友们介绍自己的一点经验少走点弯路
supreme42
·
2020-08-10 07:48
verilog与FPGA学习
verilog
中clock不使用negedge的三个原因
Verilog
中典型的counter逻辑是这样的：always@(posedgeclkornegedgereset)beginif(reset==1'b0)reg_inst1<=8'd0;elseif(
solotim
·
2020-08-10 07:05
Misc
verilog
没有葵花宝典
https://github.com/zsylov/verliog-study/edit/master/2019.4.29%E8%BE%B9%E6%B2%BF%E6%A3%80%E6%B5%8B.md1.复习
verilog
Mr.zhang_FPGA
·
2020-08-10 06:26
verilog
Verilog
/System
Verilog
中==和===的区别
Verilog
/SV中有些数据类型为4态。比如reg,就是说每个bit可谓有四种可能的value，即：0,1,x,z。在写数据比较的代码，尤其是验证时写checker时，需要注意比较操作符间的区别。
VeryVerification
·
2020-08-10 06:52
验证菜鸡网上冲浪
verilog
部分语法
二．reg型在“always”块内被赋值的每一个信号都必须定义成reg型。reg型数据的缺省初始值是不定值。reg型只表示被定义的信号将用在“always”块内，理解这一点很重要。并不是说reg型信号一定是寄存器或触发器的输出。虽然reg型信号常常是寄存器或触发器的输出，但并不一定总是这样。三．memory型memory型数据是通过扩展reg型数据的地址范围来生成的。其格式如下：reg[n-1:0
bluefishi
·
2020-08-10 06:02
Verilog
中clk为什么要用posedge，而不用negedge
posedge是上升沿，电平从低到高跳变negedge是下降沿，电平从高到低跳变对于典型的counter逻辑always@(posedgesys_clkornegedgesys_rst_n)beginif(!sys_rst_n)counter<=24'd0;//十进制0elseif(counter
小默haa
·
2020-08-10 06:03
FPGA
Verilog
的简单介绍（一）
接下来的画风比较奇特❤️想和大家聊聊
Verilog
，我看到的这方面的资料都讲的太复杂了，而且画面不够可爱。虽然咋们是工科，要严谨，但是我真的看不下去了！好了，吐槽结束，进入正题。
Panda_MeiMei
·
2020-08-10 06:48
编程语言
verilog
电脑硬件
对
Verilog
初学者比较有用的整理(转自它处)
有关如何做设计的整体思路，以及能否综合的笔记**所谓综合，就是把描述语言转化成能硬件实现的电路，学
verilog
的时候，没有人给我说要不要考虑能否综合的问题~~~**看了5本书，居然没有一本书讲到能否综合
果乐果香
·
2020-08-10 05:17
system
Verilog
跳转操作
在
verilog
中，使用disable声明来从执行流程中的某一点跳转到另一点。特别地，disable声明使执行流程跳转到标注名字的声明组末尾，或者一个任务的末尾。
诺言vampire
·
2020-08-10 01:06
Verilog
/
system
Verilog
基于DDS思路的DTMF信号的生成
在经历了用最简单的算法用matlab仿真出DTMF信号之后，需要在Quartus2开发环境，在FPGA平台上面写
verilog
语言来生成信号。特此我参考了一些案例并且用DDS思路来理顺。
大写的ZDQ
·
2020-08-09 12:00
verilog
FPGA
手撸MIPS32——4、
Verilog
实现基本流水线
分为两部分实现，一部分处理器内核，一部分存储器。整体参考这个图：处理器内核参数宏定义先是参数宏定义，包括全局参数、指令字参数和通用寄存器参数：`timescale1ns/1ps/*-------------------全局参数-------------------*/`defineRST_ENABLE1'b0//复位信号有效RST_ENABLE`defineRST_DISABLE1'b1//复位信
迷路的小黑
·
2020-08-09 12:51
从0开始手撸CPU之路
一个小型RISC-V开源处理器核介绍！
【编者推荐语】最近看到了一个开源的RISC-V处理器设计，仅仅5000行左右的
verilog
代码，功能却非常完善。代码全部为手动设计的
verilog
代码，可读性非常强。
数字积木
·
2020-08-09 11:09
python
编程语言
大数据
java
linux
多周期CPU设计(
Verilog
) （更新：2017/5/29）
注：单周期CPU设计请移步我的另一篇博文：单周期CPU设计(
Verilog
)一、实验目的(1)认识和掌握多周期数据通路原理及其设计方法；(2)掌握多周期CPU的实现方法，代码实现方法；(3)编写一个编译器
小威威__
·
2020-08-09 09:06
Verilog
芯片设计：
verilog
断言（SVA）语法
reference:http://blog.sina.com.cn/s/blog_4c270c730101f6mw.html断言assertion被放在
verilog
设计中，方便在仿真时查看异常情况。
limanjihe
·
2020-08-09 09:54
Verilog
中阻塞与非阻塞语句
在纠结这个问题的时候，还顺便弄清楚了前仿真与后仿真，
Verilog
的分层事件队列，使用系统任务的一些原则等。这些问题以后再说，现在只谈一下我对阻塞与非阻塞的理解。概念这东西，还是引用教材中的比较好。
zhnn610735528
·
2020-08-09 04:22
verilog
代码编写 ，FPGA设计规范
工作过的朋友肯定知道，公司里是很强调规范的，特别是对于大的设计（无论软件还是硬件），不按照规范走几乎是不可实现的。逻辑设计也是这样：如果不按规范做的话，过一个月后调试时发现有错，回头再看自己写的代码，估计很多信号功能都忘了，更不要说检错了；如果一个项目做了一半一个人走了，接班的估计得从头开始设计；如果需要在原来的版本基础上增加新功能，很可能也得从头来过，很难做到设计的可重用性。在逻辑方面，我觉得比
zhengdahaixiansheng
·
2020-08-09 04:07
FPGA
Verilog
HDL
vim syntax 语法 插件
verilog
begin end 匹配
VimSyntaxPluginfor
Verilog
andSystem
Verilog
https://github.com/vhda/
verilog
_system
verilog
.vimhttps://stackoverflow.com
阿宝max
·
2020-08-09 04:07
Verilog
Linux
verilog
语句
Verilog
HDL中的标识符(identifier)可以是任意一组字母、数字、$符号和_(下划线)符号的组合，但标识符的第一个字符必须是字母或者下划线。另外，标识符是区分大小写的。
飞蛾鬼故事
·
2020-08-09 04:47
verilog
verilog
层次化设计的简单问题 -- 如何调用底层模块
……在
Verilog
中，调用底层模块的语法结构为：底层模块名实例名参数定义比如在top_m里，如果已经全部源文件加到了同一个
平平谈谈才是真
·
2020-08-09 04:47
FPGA/SOPC
verilog
语言实现任意分频
下面以
Verilog
HDL语言为基础介绍占空比为50%的分频器
ywhfdl
·
2020-08-09 03:14
FPGA学习
QII中的几个Warning的解决方法
1.Warning:Anincorrecttimescaleisselectedforthe
Verilog
Output(.VO)fileofthisPLLdesign.I
ywhfdl
·
2020-08-09 03:14
FPGA学习
verilog
中的一些常用操作符
表1逻辑操作符逻辑操作符功能A,B逻辑操作结果C,D逻辑操作结果C,E逻辑操作结果~逻辑取反~A=1’b1~C=4’b0011~E=6’b101001|逻辑或A|B=1’b1C|D=4’b1111C|E=6’b011110&逻辑与A&B=1’b0C&D=4’b1000C&E=6’b000100^逻辑异或A^B=1’b1C^D=4’b0111C^E=6’b011010~^或^~逻辑同或A~^B=1’
余茂99
·
2020-08-09 03:31
FPGA学习细节
Verilog
学习：过程块
最近我在搞一个FPGA的编程开发，学习了
Verilog
语言，这里想跟大家分享一下过程块的相关知识。1、initial语句即由关键字initial语句引导的过程块。
yiyang14
·
2020-08-09 03:14
计算机
FPGA编程
Verilog
在
Verilog
/System
Verilog
中使用fork/join的注意事项
fork/join是
Verilog
中常用的语句。该语法在System
Verilog
中添加了join_any和join_none两个关键字，使fork的行为发生了变化。
小苍蝇别闹
·
2020-08-09 03:42
#
systemverilog
verilog
fpga/cpld
Verilog
边看边学：顺序块begin end和并行块fork join
转载自品略图书馆http://www.pinlue.com/article/2020/07/0113/3310908316544.html行为级仿真中，beginend之间的多个使用阻塞赋值=的赋值语句，是按顺序依次执行的；forkjoin之间的多个赋值语句则是并行执行的。【实例164】：`timescale1ns/1psmoduletestbench_top();rega1=0,b1=0,c1=
銨靜菂等芐紶
·
2020-08-09 03:04
编程语言
编程
verilog
驱动强度解析
rules:1.
verilog
-ieee-2001(6-7章）里边有驱动的详细解释，此处就理解和应用做些探讨2.rtl内的线网都有默认的强度，一般是（strong1,strong0)，连续赋值语句可以让不同强度的信号互相赋值
xuexiaokkk
·
2020-08-09 03:02
verilog
中的$display和$wirte
Verilog
中的$display和$write任务1、格式$display(p1,p2,…,pn);$write(p1,p2,…,pn);这两个函数和系统任务的作用都是用来输出信息，即将参数p2到pn
xs1326962515
·
2020-08-09 03:20
Verilog
system-
verilog
: 关于虚方法和多态
这个问题,总会弄混,这次把相关内容摘录出来,加深印象.继承的一些基本规则:子类继承父类的所有数据成员和方法;子类可以添加新的数据成员和方法；子类可以重写基类中的数据成员和方法，也就是重写；如果基类的一个方法被重写，其必须保持和基类的原定义有一致的参数;子类可以通过super操作符引用父类中的方法和成员;被声明为local的数据成员或方法只能对自身可见,而对于外部和子类不可见;被声明为protect
xs1326962515
·
2020-08-09 03:20
五分钟快速过完
Verilog
HDL基本概念(2)
Verilog
用于模块的测试如何检查上述例子其功能是否正确？需要有测试激励信号输入到被测模块需要记录被测模块的输出信号需要把用功能和行为描述的
Verilog
模块转换为门级电路互连的电路结构（综合）。
只是有点小怂
·
2020-08-09 03:58
fpga我来了
五分钟快速过完
Verilog
HDL基本概念(5)数据类型
Verilog
HDL中共有19种数据类型；其中4个最基本的数据类型为：integer型parameter型reg型wire型其它数据类型：large型、medium型、scalared型、small型、
只是有点小怂
·
2020-08-09 03:58
fpga我来了
五分钟快速过完
Verilog
HDL基本概念(3)语法讲解
Verilog
HDL逻辑功能定义1.在
Verilog
模块中有3种方法可以描述电路的逻辑功能：用assign连续赋值语句，常用于描述组合逻辑assignx=(b&~c)；用元件例化（instantiate
只是有点小怂
·
2020-08-09 03:58
fpga我来了
关于
verilog
中的有符号算数
很多初学者总在纠结
verilog
的的有符号数代表的是原码还是补码。其实很简单，写个简单的半加器验证一一下就知道了。
xingzhe22222
·
2020-08-09 03:54
Verilog
似乎也挺有趣——程序员也可以电路设计
最近沉迷科研，为了在项目组中发光发热，我跑来学习电路设计语言
Verilog
速成教程，看好了您内基本结构
Verilog
程序包括四个部分：端口定义，I/O说明，内部信号声明和功能定义。
Coco_T_
·
2020-08-09 02:06
Verilog
上一页
94
95
96
97
98
99
100
101
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他