E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
关于
verilog
中if与case语句不完整产生锁存器的问题
一、是什么锁存器是一种在异步时序电路系统中，对输入信号电平敏感的单元，用来存储信息。一个锁存器可以存储1bit的信息，通常，锁存器会多个一起出现，如4位锁存器，8位锁存器。锁存器在数据未锁存时，输出端的信号随输入信号变化，就像信号通过一个缓冲器，一旦锁存信号有效，则数据被锁存，输入信号不起作用。因此，锁存器也被称为透明锁存器，指的是不锁存时输出对于输入是透明的。二、锁存器与寄存器的区别：两者都是基
心知热爱你的热爱
·
2020-08-16 20:53
verilog
FPGA
latch
移位寄存器及
verilog
实现 并行输入串行输出
1概念移位寄存器内的数据可以在移位脉冲（时钟信号）的作用下依次左移或右移。移位寄存器不仅可以存储数据，还可以用来实现数据的串并转换、分频，构成序列码发生器、序列码检测器，进行数值运算以及数据处理等，它也是数字系统中应用非常广泛的时序逻辑部件之一。有四种不同类型的移位寄存器可用数据输入和输出设备的方式不同：串行输入，串行输出串行输入，并行输出并行输入，串行输出并行输入，并行输出右移位寄存器的特点是右
rrr2
·
2020-08-16 20:16
verilog
PYNQ Overlay介绍
可进qq群进行相关
Verilog
知识交流：1073030956OVERLAY介绍Overlays，或者硬件库，都是可编程FPGA的设计理念。
悟影生
·
2020-08-16 20:34
PYNQ-Z2
以BNN-PYNQ为例的自定义Overlay分发方法介绍
可进qq群进行相关
Verilog
知识交流：1073030956如何将一个完成的FPGA工程转换为PYNQ第三方包Python有非常丰富的第三方库可以使用，很多PYNQ开发者也会在Github上提交自己的适用于
悟影生
·
2020-08-16 20:34
PYNQ-Z2
IIC协议原理以及主机、从机
Verilog
实现
1.原理以及主机实现原理可参考【接口时序】6、IIC总线的原理与
Verilog
实现，原理讲的很详细，其中也给出了IIC主机的实现思路以及
Verilog
，包括写数据与读数据的过程，分为两个module。
king阿金
·
2020-08-16 20:02
Verilog设计基础
经验与经典电路
AXI4-lite总线读写
Verilog
可综合设计——可用于JESD204核配置
目录AXI4系列总线简介AXI4-lite总线通道信号时序要求读写的时序图写时序的可综合程序读时序的可综合程序JESD的AXI配置调试心得AXI4系列总线简介AdvancedeXtensibleInterface(AXI)是ARM的AdvancedMicrocontrollerBusArchitecture（AMBA）总线的一部分，第一个版本的AXI在2003年的AMBA3.0中被提出，在2010
king阿金
·
2020-08-16 20:02
verilog
A5/1流密码器 课程设计
课程设计内容，用
Verilog
写一个A5/1对称式流密码器功能阐述：本次设计的是对称式流密码器，若输入明文则输出密文，输入密文则输出明文，加密和解密的处理过程都一样。
qq_21456825
·
2020-08-16 20:26
Verilog
课程设计
QUartus
II
A5/1流密码器
verilog
存储器组织
用
Verilog
写一个组合逻辑的ram64x8的存储器组织，实现简单的读写功能一个ram64x8的存储器由4x2=8个ram16x4的存储芯片组成核心代码：连接其他模块和外部接口的模块文件Virtual_Lab_Top.v
qq_21456825
·
2020-08-16 20:26
verilog
入门经验（五）-- 并转串
并转串电路主要由时钟（clk）、复位信号（rst）、并行输入信号（pdin）、串行输出信号（sdout）和使能信号（en）组成。其它信号都是名字意义，现在主要讲下使能信号。使能信号表示开始执行并转串操作，由于并转串是移位操作，当一次并转串完成后，需要重新载入待转换的并行数据时，使能信号要再起来一次。下面是soucedriverCOB测试程序中用到的并转串实例，这个例子中多了一个width_sw信号
Phenixyf
·
2020-08-16 20:01
FPGA
verilog
描述锁存器和触发器
1。门口D锁存器代码：moduleD_latch(clk,D,Q);inputclk,D;outputregQ;always@(clk,D)//注：这里的敏感信号为clk和D，因为D也引起Q的变化。当clk为高点评时，D的变化也引起输出Q的变化。if(clk==1)Q=D;endmodule2.D触发器代码：moduleD_flipflop(clk,D,Q);//触发器的英文为flipflop.i
mikiah
·
2020-08-16 19:26
verilog
寄存器
Verilog
1。有异步清零端的n位寄存器：moduleregn(D,clk,reset,Q);parametern=16;input[n-1]D;inputclk,reset;output[n-1]regQ;always@(negedgereset,posedgeclk)if(!reset)//复位端reset低电平有效Q<=0;elseQ<=D;endmodule2.D输入端有2选1多路器的D触发器：mod
mikiah
·
2020-08-16 19:26
verilog
input
output
module
integer
Verilog
常用操作符，以及$display系统函数 ModelSim 仿真
verilog
的操作符主要包括—算数操作符、ArithmeticOperators关系操作符、RelationalOperators相等操作符、EqualityOperators逻辑操作符、LogicalOperators
malcolm_110
·
2020-08-16 19:48
FPGA
LocalBUS总线读写寄存器的
Verilog
代码实现（二）-inout型双向总线Testbench的编写
LocalBUS总线读写寄存器的
Verilog
代码实现（二）-inout型双向总线Testbench的编写Testbench注意事项Teshbench源码仿真波形Testbench注意事项在本例中，testbench
malcolm_110
·
2020-08-16 19:47
FPGA
VIVADO+ZYNQ7000入门一， 第一个PL程序，从创建到运行
先从一个简单的
Verilog
程序入手吧，今
malcolm_110
·
2020-08-16 19:47
FPGA
FPGA
Vivado
Basys3 FPGA 3-8译码器开发及应用
实验33-8译码器开发及应用实验目的：1学习
Verilog
HDL基本语法2巩固Vivado2014.2环境下的
Verilog
HDL编程设计的基础。
路小小卡
·
2020-08-16 19:57
心得体会
verilog
中parameter/defparam的用法
有机会看下defparam的语法了：如下：当一个模块引用另外一个模块时，高层模块可以改变低层模块用parameter定义的参数值，改变低层模块的参数值可采用以下两种方式：1)defparam重定义参数语法：defparampath_name=value;低层模块的参数可以通过层次路径名重新定义，如下例：moduletop(.....)input....;output....;defparamU1.
lcyapi
·
2020-08-16 19:39
FPGA
关于
Verilog
的可综合性
虽然不同的综合工具对
Verilog
HDL语法结构的支持不尽相同，但
Verilog
HDL中某些典型的结构是很明确地被所有
lcyapi
·
2020-08-16 19:09
实验二、CPU 部件实现之 ALU 和寄存器堆
实验二、CPU部件实现之ALU和寄存器堆一、实验目的:理解和掌握CPU中的算术逻辑运算部件(ALU)和寄存器堆(RegisterFile)的工作原理，并使用
Verilog
和ModelSim进行设计和仿真
大吉大利，今晚AC
·
2020-08-16 19:35
实验一、
Verilog
与 ModelSim 基础
实验一、
Verilog
与ModelSim基础一、实验目的:熟悉并掌握
Verilog
HDL与ModelSim的使用二、实验环境:ModelSim三、实验内容:学习使用
Verilog
完成4选1多路选择器的设计和实现
大吉大利，今晚AC
·
2020-08-16 19:35
CPU搭建之
verilog
篇（未完待续）
verilog
部分报错及对应bug所在有时
verilog
给出的报错信息比方说Line61:Syntaxerrornear”’”，但在61行根本就没有”’”,其实是该行有一个宏，是宏定义出现错误。
北航刘小杰
·
2020-08-16 19:48
CPU搭建
超级好用的串并转换
Verilog
串并转换都是利用移位寄存器。本文拿四位串并转换举例。串转并就是将低3位信号和输入信号一起赋值。因为经过转换后，码元速率会将为原来四分之一，所以设置4分频时钟，将其输出。而并转串就是不断右移，取高位输出。串转并moduleserial_par(inputclk,inputd,outputreg[3:0]q);//四分频模块reg[13:0]cnt;parameterN=4;regclk_out;al
背影1998
·
2020-08-16 19:16
用
verilog
写一个最简单的CPU
//最简单计算机核设计2009-4-29(可下载到开发板验证）//可以用QuartusII编译下载//解释权姜咏江Email:
[email protected]
,//参考书:姜咏江.PMC计算机设计与应用.清华大学出版社.2008-5//基本输入时钟clock//复位控制：reset_n,低电位有效//基本输出：o//程序存储器iram,16位，高5位是类指令代码,用imem16.mif初始化//数据存
jjpmc
·
2020-08-16 19:43
CPU设计
CPU设计
ISE中的
Verilog
Test Fixture类型的.v文件为啥在Implementation中显示？如何修改？
标题：ISE中的
Verilog
TestFixture类型的.v文件为啥在Implementation中显示？如何修改？
jbb0523
·
2020-08-16 19:31
ISE&ModelSim使用
三步教你用
Verilog
写一个CPU：第一步
三步教你用
Verilog
写一个CPU第一步：小试牛刀也许在不少人眼里，这个世界有两座难以企及的大山，一座是操作系统，还有一座就是CPU。
iteye_5971
·
2020-08-16 19:52
硬件编程
三步教你用
Verilog
写一个CPU：第二步
三步教你用
Verilog
写一个CPU第二步：渐入佳境基础课程要求：数字电路、计算机组成原理、程序设计编程语言：
Verilog
开发平台：xilinxISEFPGA开发板：Nexys3教学大纲第一步指令集设计与五级流水线的实现第二步内存设计与
iteye_5971
·
2020-08-16 19:21
硬件编程
用FPGA实现8'bitSRAM读写控制的
Verilog
代码
`defineSRAM_SIZE8`timescale1ns/1ns//FORSRAMINTERFACECONTROLmoduleSRAM_INTERFACE(in_data,//INPUTDATAout_data,//OUTPUTDATAfiford,//FIFOREADCONTROLLOWVOLTAGEfifowr,//FIFOWRITECONTROLLOWVOLTAGEnfull,nempt
huangpeng198798
·
2020-08-16 19:01
用
Verilog
实现串并转换
一、串转并转换模块串转并就是将低3位信号和输入信号一起赋值。因为经过转换后，码元速率会将为原来四分之一，所以设置4分频时钟，将其输出。而并转串就是不断右移，取高位输出。moduleserial_par(inputclk,inputd,outputreg[3:0]q);//四分频模块reg[13:0]cnt;parameterN=4;regclk_out;always@(posedgeclk)beg
dxz44444
·
2020-08-16 19:51
FPGA经典设计
Verilog
语法_4(Modelsim自动化仿真)
September22,2016作者：dengshuai_super出处：http://blog.csdn.net/dengshuai_super/article/details/52620197声明：转载请注明作者及出处。Modelsim自动化仿真平台ModelsimGUI仿真流程1.打开Modelsim软件，建一个工程文件夹，简历Modelsim仿真工程。2.在用户窗口界面加入需要仿真的所有代
dengshuai_super
·
2020-08-16 19:39
FPGA
Verilog
hdl 实现单周期cpu
参考计组实验测试指令-简书，添加了一些细节。1.添加bne指令修改ctrl.v之后修改mipstestloopjal_sim.asm，marsdump为bnetest.dat修改sccomp_tbmodelsim编译，模拟。信号添加sccomp_tb:u_ctrl->i_bne，npc,pc可见i_bne控制信号为1时，npc变为44。添加bne成功2.添加jr指令先看其格式。R型指令。故在ctr
dengdouweng1282
·
2020-08-16 19:39
Verilog
-- IIC总线协议
Verilog
–IIC总线协议文章目录
Verilog
--IIC总线协议简介读写时序写时序读时序
verilog
代码设计IIC发送模块的接口定义与整体设计SCL标志位创建逻辑发送逻辑读逻辑IIC设备多字节连续读写操作参考自
love小酒窝
·
2020-08-16 19:34
Verilog
总线协议
实例解析
Verilog
综合出锁存器的问题
下面哪种写法会产生latch？为什么？代码如下：A．always@(*)beginif(d)a=b;endBalways@(*)beginif(d)a=b;elsea=a;endCalways@(bord)case(d)2’b00:a=b>>1;2’b11:c=b>>1;default:begina=b;c=b;endendcaseDalways@(bord)begina=b;c=b;case(d
bleauchat
·
2020-08-16 18:10
verilog基础
Verilog
锁存器 触发器 寄存器区别
彻底理解锁存器，让你不再为锁存器头疼！锁存器（latch）：是电平触发的存储单元，数据存储的动作（状态转换）取决于输入时钟（或者使能）信号的电平值，尽当锁存器处于使能状态时，输出才会随着数据输入发生变化。分为普通锁存器和门控锁存器，普通锁存器无控制信号，输出状态始终直接由输入决定。在实际的数字系统中，为了协调各部分的工作，往往需要有一个特定的控制信号去控制锁存器状态转换的时间，在控制信号无效时，输
beikezhouxue
·
2020-08-16 18:33
Verilog
Verilog
HDL 锁存器实现
目录异步高电平有效异步低电平有效同步高电平有效同步低电平有效异步高电平有效modulemm_latch(inputC,S,//SetQto1,ClearQto0outputregQ);always@(*)beginif(C)Q<=1'b0;elseif(S)Q<=1'b1;elseQ<=Q;endendmodule异步低电平有效modulemmc_latch(inputS,C,outputregQ
yingriyanlong
·
2020-08-16 18:00
FPGA
FPGA_四选一数据选择器
四选一数据选择器真值表：
Verilog
代码：modulemux4(en,d0,d1,d2,d3,a,y);inputen,d0,d1,d2,d3;input[1:0]a;outputy;regy;always
b5073788
·
2020-08-16 18:26
verilog
常用系统函数以及例子
1.打开文件integerfile_id;file_id=fopen("file_path/file_name");2.写入文件：$fmonitor,$fwrite,$fdisplay,$fstrobe//$fmonitor只要有变化就一直记录$fmonitor(file_id,"%format_char",parameter);$fmonitor(file_id,"%m:%tin1=%do1=%
alexstone2014
·
2020-08-16 18:09
FPGA边沿检测
Verilog
实现（包含上升沿，下降沿，双边沿）
脉冲边沿的特性：两侧电平发生了变化思路：设计两个或多个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器直接异或就可以了。moduleedge_detect(inputclk,inputrst_n,inputdata_in,outputraising_edge_detect,outputfalling_edge_detect,outputdouble_edge_d
浩瀚之水_csdn
·
2020-08-16 18:54
Xilinx
SoC学习之路
Verilog
简单功能实现--接口设计（并行输入串行输出）
利用状态机实现比较复杂的接口设计：这是一个将并行数据转换为串行输出的变换器，利用双向总线输出。这是由EEPROM读写器的缩减得到的，首先对I2C总线特征介绍：I2C总线（interintegratedcircuit）双向二线制串行总线协议为：只有总线处于“非忙”状态时，数据传输才开始。在数据传输期间，只要时钟线为高电平，数据线都必须保持稳定，否则数据线上的任何变化都被当作“启动”或“停止”信号。下
a15022335636
·
2020-08-16 18:48
展开
Verilog
BUS信号名的方法
假如我有一些信号需要展开，信号的格式如下所示：input.fileHello/My/name/is/AAAAA[9:0]Hello/My/name/is/BBBBB[0:7]Hello/My/name/is/CCCCC[3:3]Hello/My/name/is/DDDDD展开之后的格式如下所示：Hello/My/name/is/AAAAA[9]Hello/My/name/is/AAAAA[8]He
SHKC
·
2020-08-16 18:38
script
【
Verilog
HDL 训练】第 07 天（串并转换）
串并转换1.复习
verilog
语法【选做题】-文件操作fopenfdisplayfwritefclose-生成随机数random-初始化readmemhreadmemb-finishstop这几个我真没用过
李锐博恩
·
2020-08-16 18:34
#
【 FPGA 】抢占式优先级译码器电路
今天看用选择器实现总线设计的程序中（【FPGA】总线实现形式之选择器），选择器控制信号部分用到了抢占式优先级译码器，这里单独把这个抢先式优先级译码器抽出来讲讲看：高位优先，下面是
Verilog
HDL代码
李锐博恩
·
2020-08-16 18:33
Verilog/FPGA
实用总结区
【
Verilog
HDL】设计硬件电路时，如何避免生成锁存器？
这个问题很简单，前面的很多博文也多多少少提到了这个问题，（如：
Verilog
HDL使用规范（一）），今天就系统地理一遍。
李锐博恩
·
2020-08-16 18:33
Verilog/FPGA
实用总结区
【
Verilog
HDL 训练】第 03 天
大神答案：https://t.zsxq.com/JaqzjqR1.了解目录结构：与前端相关的比如文档(doc)，仿真模型(
verilog
/vhdl)，标准单元库(synopsys/symbols)1.了解目录结构
李锐博恩
·
2020-08-16 18:33
#
【
Verilog
HDL 训练】第 01 天
1.bit,byte,word,dword,qword的区别？1qword=4word;1dword=2word;1word=2byte;1byte=8bit;百度百科的解释：qword1个二进制位称为1个bit，8个二进制位称为1个Byte，也就是1个字节（8位），2个字节就是1个Word（1个字，16位)，q就是英文quad-这个词根(意思是4)的首字母，就是一个word的4倍。所以它自然是w
李锐博恩
·
2020-08-16 18:33
#
(
Verilog
)单周期CPU设计
(
Verilog
)单周期CPU设计首先是基础资料部分（借用学校资料）：一.实验内容设计一个单周期CPU，该CPU至少能实现以下指令功能操作。
MyCodecOdecoDecodE
·
2020-08-16 18:19
cpu-mips设计
Verilog
中使用连续@posedge会是什么现象，是否可综合
连续@posedge是可以综合，如果后面是阻塞赋值，会出现以下现象：这部分是源码中的执行部分：@(posedgeclk)b=a;@(posedgeclk)c=b;$display("blocking2a=%bb=%bc=%b",a,b,c);@(posedgeclk)beginc=b;b=a;$display("blocking1a=%bb=%bc=%b",a,b,c);end这部分是测试代码的主
Mr_liu_666
·
2020-08-16 18:18
FPGA学习笔记
乘法器
verilog
实现
今天重新补习了一下二进制原码，反码和补码之间的关系以及正数变负数，负数变正数之间的关系。瞬间感觉好晕，赶紧仔细研究：原码就是符号位加上真值的绝对值。正数原码是其本身，负数符号位为1.正数的反码和补码都是其本身，负数反码为符号位不变，其余各位依次取反；补码为符号位不变，其余各位依次取反后加1。这都好理解，那一个正数怎么变为负数呢？注意计算机内存储负数是其补码形式！正数取反后加1就得到负数（其实是负数
Lyl_224819
·
2020-08-16 18:09
4.3
Verilog
练习(3)
练习九.利用状态机的嵌套实现层次结构化设计目的：１.运用主状态机与子状态机产生层次化的逻辑设计；２.在结构化设计中灵活使用任务（task）结构。在上一节，我们学习了如何使用状态机的实例。实际上，单个有限状态机控制整个逻辑电路的运转在实际设计中是不多见，往往是状态机套用状态机，从而形成树状的控制核心。这一点也与我们提倡的层次化、结构化的自顶而下的设计方法相符，下面我们就将提供一个这样的示例以供大家学
斐波那契程序员
·
2020-08-16 18:00
#
FPGA
计算机组成原理实验1#
Verilog
相关问题
Verilog
问题标量表示：reg~~[0:0]~~→reg数字规范问题：rst=1→rst=1’b1,data=data+1’b1时序电路用非阻塞【<=】，组合电路用阻塞【=】①时序电路：有无边缘触发任意时刻的输出不仅取决于该时刻的输入
Gadus_
·
2020-08-16 18:21
笔记
计组
用
Verilog
代码实现一个简易的I2C从机接口
I2C总线用于连接多个芯片，特别是在FPGA/CPLD中使用更是非常简便。I2C项目I2C概述一个例子I2Cslave(方法1)I2Cslave实例(方法2)I2C主机的一个例子逻辑分析器，用于捕获实时I2C事务并在总线上进行监视。.还没准备好链接TheI2Cspecification.AnapplicationnotefromPhilipsdiscussingindepthmultipleasp
止涯丶
·
2020-08-16 18:26
通信接口
002 I2C
Verilog
实现源码解析
源码地址：http://www.opencores.org/projects/i2c/时序图在线绘制工具：https://wavedrom.com/绘图工具：https://app.diagrams.net/1框架结构i2c_master_top读的时候多写了一次设备地址S_RD_DEV_ADDR1，与第一次不同的是，地址的最低位是1，表示读S_WR_ERR_NACK：写了S_WR_DEV_ADD
SilentLittleCat
·
2020-08-16 18:54
FPGA
上一页
86
87
88
89
90
91
92
93
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他