E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
EDA的
Verilog
语言编写16进制计数器
这个可以有，另外送一个同步低电平复位端modulecounter(inputrst_n,inputclk,outputreg[3:0]dout);always@(posedgeclk)beginif(!rst_n)dout<=4'd0;elsedout<=dout+4'd1;endendmodule
stm32f4
·
2020-09-13 17:04
Verilog
验证平台的通用结构和验证代码编写的基本结构，还有注意事项（持续更新）
Verilog
验证平台的通用结构和验证代码编写的基本结构，还有注意事项（持续更新）
Verilog
通用验证结构：1、Testbench：顶层测试模块，验证中必须有的存在，特别简单的模块测试可以只用这个模块
易逍遥D
·
2020-09-13 17:25
Verilog学习经验
verilog
Verilog
HDL 验证代码的基本要点；验证方法分类
Verilog
HDL验证代码的基本要点；验证方法分类验证的基本要点：完备性：验证需要覆盖要求的功能。复用性：测试代码具有一定的可复用性。高效性：最好可以多多使用可自动操作的方法（方法不唯一）。
易逍遥D
·
2020-09-13 17:25
Verilog学习经验
verilog
在
Verilog
语言中，使用门级建模设计一个由1位全加器组成的4位全加器
4位全加器的门级建模
Verilog
语言的层级在
Verilog
硬件描述语言中，我们可以分许多层次对电路进行描述，每一层都有自己的特点。层次分为开关级、门级、数据流级、行为级。
易逍遥D
·
2020-09-13 17:24
Verilog学习经验
verilog
编程语言
使用
Verilog
语言描述触发器和锁存器；触发器和锁存器的区别。
使用
Verilog
语言描述触发器和锁存器；触发器和锁存器的区别。修正/添加：修改时间：2020/08/18添加内容：锁存器危害什么是触发器和锁存器？触发器：一种具有触发功能的存储单元。
易逍遥D
·
2020-09-13 17:24
Verilog学习经验
verilog
触发器
用
Verilog
语言描述32位全加器。使用数据级先描述4位全加器，之后通过模块的实例化实现32位全加器！
在
Verilog
语言中，使用数据流级描述32位全加器。设计思路首先，使用数据流级描述4位全加器，把本次设计的代码与之前设计的4位全加器的门级描述进行对比。观察结果！
易逍遥D
·
2020-09-13 17:24
Verilog学习经验
verilog
编程语言
使用
Verilog
实现32位可逆计数器设计
使用
Verilog
实现32位可逆计数器设计可逆计数器：可逆计数器就是在一个模块可以实现加法计数和减法计数。本质上还是一种计数器。
易逍遥D
·
2020-09-13 17:24
Verilog学习经验
verilog
基于
Verilog
语言设计移位计数器和模50的计数器。
基于
Verilog
HDL语言设计移位计数器和模50（十进制）计数器。
易逍遥D
·
2020-09-13 17:24
Verilog学习经验
verilog
verilog
语言中，reg型与wire型的区别
对于初学者来说，首先一个大问题就是在读程序时候，变量类型reg型与wire型的区分。最近做了点仿真工作，对两种类型的变量有一些自己的见解，写一写，交流学习。自己的理解：wire型相当于是一根连线。reg型相当于是储存器。在wire型相当于连线的基础上我们很容易就可以理解，当连线的来源端发生改变时，wire变量立即随之发生改变。由此：wire型变量存在于begin...end语句之外。只能用assi
zpc0212
·
2020-09-13 17:45
FPGA
怎么设置system
verilog
类的时间单位（timescale）
timeunit和timeprecision是不允许在system
verilog
类中直接使用的，那么我们有什么方法可以设置system
verilog
类的时间单位和精度呢？
XtremeDV
·
2020-09-13 17:42
system
verilog
Verilog
测试平台(testbench)技术(四)
下面
Verilog
代码描述了moore_detector模块的第四中测试平台。这里采用$random对输入x生成随机数据。
xiaqiang2006
·
2020-09-13 17:30
硬件设计/CPLD/FPGA
测试
平台
random
output
任务
Verilg 2001相对于
Verilog
1995的改进
Verilog
HDL作为描述电子电路行为和结构的一种语言，其实是一种IEEE标准(IEEEStd.1364-1995).在IEEEStd.1364-1995标准的基础上,又发展出了
Verilog
IEEE1364
xiaqiang2006
·
2020-09-13 17:59
硬件设计/CPLD/FPGA
Verilog
HDL 基本语法注意点
case和if...else语句使用：在多个条件分支处于同一个优先级时，使用case语句；在多个条件分支处于不同优先级时，使用if...else嵌套形式。关于条件操作符：在处理简单的二选一问题时，条件操作符的表述比较简洁，但在处理复杂的选择问题时，使用条件操作符会使程序显得混乱而且难懂，所以不推荐使用条件操作符实现复杂的条件结构。几种循环语句的比较：repeat:循环次数固定while:for:f
xiaqiang2006
·
2020-09-13 17:59
Temporary
or
Knowledge
tips
任务
include
语言
c
verilog
状态机以及编码详解
在
Verilog
中最常用的编码方式有：1、二进制编码(Binary)2、格雷码(Gray-code)编码3、独热码(One-hot)编码二进制码和格雷码是压缩状态编码。
亦可西
·
2020-09-13 17:08
verilog
Josh 的学习笔记之
Verilog
（Part 7——逻辑验证与 testbench 编写）
文章目录1.概述1.1仿真和验证1.2什么是testbench2.建立testbench，仿真设计2.1编写仿真激励2.1.1仿真激励与被测对象的连接2.1.2使用`initial`语句和`always`语句2.1.3时钟、复位的写法2.1.3.1普通时钟信号2.1.3.2非`50%`占空比时钟信号2.1.3.3固定数目时钟信号2.1.3.4相移时钟信号2.1.3.5异步复位信号2.1.3.6同步
Josh Gao
·
2020-09-13 17:42
电子/通信工程师的修养
#
Verilog
HDL
verilog
Verilog
- 阻塞赋值与非阻塞赋值
博主福利：100G+电子设计学习资源包！http://mp.weixin.qq.com/mp/homepage?__biz=MzU3OTczMzk5Mg==&hid=7&sn=ad5d5d0f15df84f4a92ebf72f88d4ee8&scene=18#wechat_redirect-------------------------------------------------------
电子开发圈_公众号
·
2020-09-13 17:20
FPGA开发技术
阻塞赋值与非阻塞赋值（
verilog
篇）
阻塞赋值与非阻塞赋值（
verilog
篇）2017-09-30竹海相约电子ee相信刚刚接触
verilog
的读者，多少对阻塞赋值和非阻塞赋值仍有一些困惑。笔者在这篇文章，带领大家深入的理解这两者的区别。
weixin_33905756
·
2020-09-13 17:24
Verilog
测试平台(testbench)技术(二)
其
Verilog
描述如下。/*************************
weixin_33717117
·
2020-09-13 17:15
System
Verilog
Inline Constraints（System
Verilog
内联约束）
考虑到一个类已经有写得很好的约束，因此需要根据用户决定的一组不同约束来随机化该类变量。通过使用with构造，用户可以在调用randomize（）方法的位置声明内联约束。这些附加约束将与求解器将考虑的对象原始约束一起考虑。ExampleclassItem;randbit[7:0]id;constraintc_id{idrunif(!itm.randomize()with{id<10;})|ncsim
菜鸟-求指导
·
2020-09-13 16:55
system
verilog
语法（七）
十七、线程线程的量级比进程小，其代码和存储区可共享，而且所消耗的资源比典型的进程小的多。1、线程的使用1）begin••••end顺序执行、fork•••join并行执行2）fork•••join、fork•••join_none、fork••••join_any的区别注意：1）fork•••join_none块后的那个语句执行早于fork_none内的任何语句。3）fork•••join_any
南国之邱
·
2020-09-13 16:17
systemverilog语法
system
verilog
——256位位宽赋值全1
两种方法①拼接bit[255:0]a;a={256{1'b1}};②赋值0取反bit[255:0]a;bit[255:0]b;b='h0;a=~b;参考链接：http://bbs.eetop.cn/thread-453585-1-1.html
mushiheng
·
2020-09-13 15:56
【转载】
Verilog
中Dump函数及用法
Verilog
提供一系列系统任务用于记录信号值变化，常见的格式有vcd,fsdb等。
mushiheng
·
2020-09-13 15:56
【转载】
verilog
中的timescale用法
timescale是
Verilog
HDL中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。
mushiheng
·
2020-09-13 15:25
system
verilog
语法
1.forkjoin2.使用rand_mode()禁止随机变量rand_mode()方法能用于控制随机变量是否有效。当一个随机变量是被禁止的时候，如同没有被声明为rand或者randc一样。无效变量不会被randomize()方法随机化，它们的值等同非随机变量，也称为状态变量。所有的随机变量初始都是有效、使能的。rand_mode()方法的语法如下所示：taskobject[.random_var
mikiah
·
2020-09-13 15:50
IC验证
systemverilog
verilog
中的 阻塞赋值 与 非阻塞赋值 详解。
组合逻辑的always模块中使用阻塞赋值；时序逻辑的always模块中使用非阻塞赋值；即：组合中计算马上赋值，时序逻辑中上升沿计算，下降沿赋值。组合逻辑中是实时变化的，而时序逻辑中一个cycle才变化一次比如：always@(aorb)beginc=a+b;endalways@(posedgeclk)beginif(rst)c<=0;elsec<=a+b;end在组合逻辑的alwaysblock中
梁作祥
·
2020-09-13 15:31
Verilog
FPGA
verilog
中的阻塞赋值与非阻塞赋值详解
网上看到的觉得不错分享下组合逻辑的always模块中使用阻塞赋值；时序逻辑的always模块中使用非阻塞赋值；可以这样理解，组合中计算马上赋值，时序逻辑中上升沿计算，下降沿赋值关键是组合逻辑中是实时变化的，而时序逻辑中一个cycle才变化一次比如：always@(aorb)beginc=a+b;endalways@(posedgeclk)beginif(rst)c<=0;elsec<=a+b;en
joris30
·
2020-09-13 15:40
Verilog
中for语句的使用，简单testbench的写法
1，for语句的使用`timescale1ns/1nsmoduleadd16(a,b,c0,sum,cout);input[15:0]a,b;inputc0;output[15:0]sum;outputcout;reg[15:0]p,g,sum;reg[16:0]CA;regcout;integeri;always@(aorb)for(i=0;i<=15;i=i+1)beginp[i]=a[i]^
iteye_7333
·
2020-09-13 15:24
Verilog
Verilog
之非阻塞赋值（三）—— 赋值延后一个周期
总结：（一、二为一组，不延后；三、四为一组，延后1周期）在
Verilog
之非阻塞赋值（二）中，相关说法不全面，因为文本编辑器不支持更改，故完善之后，将此文作为第三部分前提：always块描述的时序逻辑电路
隔壁老余
·
2020-09-13 15:10
数字电路设计
verilog
中wire与reg类型的区别
每次写
verilog
代码时都会考虑把一个变量是设置为wire类型还是reg类型，因此把网上找到的一些关于这方面的资料整理了一下，方便以后查找。
henhen2002
·
2020-09-13 15:30
FPGA学习
verilog
描述表决器的两种方式简易分析
命题：设计一个三变量表决器。真值表如下：可以写出并简化得出公式：F=AB+BC+AC。以下是两种算法：第一种：仅从算法方面描述为：A、B、C的和大于1则输出结果为1，否则为0；源码如下：modulevote_c(a,b,c,result);inputa,b,c;outputresult;regresult;always@(aorborcorresult)beginif((a+b+c)>1)resu
aifuxun2845
·
2020-09-13 15:40
Vs code如何快速生成
Verilog
例化模板
问题描述用过很多种编辑器，Vscode对与
Verilog
的语法支持，以及Vivado关联都是目前我最满意的。也是我用过安装插件最方便的一款软件，最关键的是它不需要破解，直接在官网下载正版，安装即可。
李锐博恩
·
2020-09-13 15:11
#
工具专题
Vs
code
Verilog模板
Testbench编写指南（1）基本组成与示例
下面是一个标准的HDL验证流程：TestBench可以用VHDL或
Verilog
、System
Verilog
编写，本文以
Verilog
HDL为例。FPGA设计必须采用
FPGADesigner
·
2020-09-13 15:38
FPGA
testbench
Verilog
测试平台(testbench)技术(一)
对于由
Verilog
语言描述的设计模块，最好的方法自然同样是用
Verilog
语言对待测模块施加激励和检测模块的输出响应。实际应用中，
Verilog
测试平台(testbench)就是用来提供上述功能的。
xiaqiang2006
·
2020-09-13 14:32
硬件设计/CPLD/FPGA
Verilog
中阻塞赋值与非阻塞赋值
阻塞赋值与非阻塞赋值的不同阻塞赋值：=非阻塞赋值：<=可以理解为：阻塞赋值有顺序，非阻塞赋值没有顺序，下面我们用实例来讲解：阻塞赋值源码（截取）解读：clk上升沿或者rst_n下降沿到来时候进入always语句如果rst_n是0，那么block_out1和block_out2都赋值为0，否则：同样，非阻塞赋值二者只有符号的不同而已下面我们开始解读这幅图：在120ns之前，rst_n一直是低电平，所
Gallerghers
·
2020-09-13 14:51
Verilog语言
system
verilog
语法（六）
十六、随机化通过随机化可以通过利用CPU的时间来换取人工检查的时间，提高效率，提供足够的激励。采用受约束的随机测试法（CRT）产生测试集：使用随机的数据流为DUT产生输入的测试代码。改变伪随机数发生器（PRNG）的种子（seed）。一般会在测试设计时考虑设计规范的边界处，甚至测试设计规范之外的行为。1、简单的随机变量的简单类例：Randc表示周期随机性，即所有的可能的值都赋值后随机值才可能重复Ra
南国之邱
·
2020-09-13 14:54
systemverilog语法
systemveri
验证
【转载】
Verilog
中阻塞赋值和非阻塞赋值的区别
转载地址：https://blog.csdn.net/J_Hang/article/details/100632581
Verilog
中阻塞赋值(=)和非阻塞赋值（<=）的区别**阻塞赋值：**前面语句执行完
mushiheng
·
2020-09-13 14:44
(
Verilog
HDL)阻塞赋值和非阻塞赋值的区别和使用
过程赋值语句多用于对reg型变量进行复制，过程赋值有阻塞复制和非阻塞赋值两种。非阻塞赋值的符号为：<=阻塞赋值符号为：=(1)非阻塞赋值的例子：regc,b;always@(posedgeclk)beginb<=a;c<=b;end(2)阻塞赋值的例子：regc,b;always@(posedgeclk)beginb=a;c=b;end上述例子中，使用非阻塞赋值方法，其中的每个<=都可以理解为一个
leonsc
·
2020-09-13 14:02
Verilog
HDL
verilog
多数表决器
fpga学习的第一个工程出现的问题ModelSim打开已建立过的工程File->Open在弹出的窗口中，文件类型选.mpf然后路径指到工程所在文件夹，选择建立的.mpf文件即可modelsim中objects窗口为空的解决办法点击工具栏中的“simulate”按钮，调出startsmulation窗口，把窗口中最下边optimization栏中的Enableoptimization项目前的钩钩去掉
furuisen
·
2020-09-13 14:52
Verilog
HDL的Testbench简介
Testbench模块没有输入输出，在Testbench模块内例化待测设计的顶层模块，并把测试行为的代码封装在内，直接对测试系统提供测试激励。下面是一个基本的Testbench结构模块：moduletestbench;//数据类型声明//对被测试模块实例化//产生测试激励//对输出响应进行收集endmodule一般来讲，在数据类型声明时，和被测模块的输入端口相连的信号定义为reg类型，这样便于在i
formerman
·
2020-09-13 14:21
FPGA/CPLD
verilog
的testbench中#time的单位是纳秒~
verilog
的testbench中#time的单位是纳秒~看下面这段代码//Wait100nsforglobalresettofinish#100;转载于:https://www.cnblogs.com
aoan4171
·
2020-09-13 14:41
为什么一般输入是wire类型,而输出是reg类型？
为什么在
verilog
中要定义wire?有几种情况变量需要定义成wire。第一。assign语句例如：
aoan4171
·
2020-09-13 14:10
FPGA基础知识极简教程（9）七段数码管显示的
Verilog
简单设计
博文目录写在前面正文七段数码管原理七段数码管译码表单个七段数码管显示
verilog
设计多个数码管动态扫描显示参考资料交个朋友写在前面作为FPGA的基础知识教程怎么能少得了这个简单的实际应用七段数码管显示
李锐博恩
·
2020-09-13 14:36
#
数字设计基础教程
verilog
数码管
全加器的
Verilog
描述及测试程序
半加器的
Verilog
描述moduleh_adder(A,B,SO,CO);inputA,B;outputSO,CO;assignSO=A^B;assignCO=A&B;endmodule全加器的逻辑电路图
春华秋施
·
2020-09-13 14:39
Verilog
编程
Verilog
中的阻塞赋值和非阻塞赋值
beginend之间的赋值语句有阻塞赋值和非阻塞赋值之分。阻塞赋值：语句顺序执行，前面的执行完才可以执行后面的。赋值符号：=如：其中赋值语句1会阻塞赋值语句2，即只有赋值语句1执行完才能执行赋值语句2。阻塞赋值的实质：右边表达式计算结束，马上对左边寄存器变量赋值，中间不能插入其他任何操作。非阻塞赋值：所有语句并行执行。赋值符号：<=如：其中赋值语句1不会阻塞赋值语句2，赋值语句1、2并行执行。非阻
春华秋施
·
2020-09-13 14:39
Verilog
verilog
两则乘法器的
Verilog
描述及测试程序
乘法原理
Verilog
描述moduleMULT4B(R,A,B);parameterS=4;//4位乘法器//参数定义关键词parameter（将常数用字符表示称为参数）input[S:1]A,B;//
春华秋施
·
2020-09-13 14:39
编程
Verilog
verilog
xilinx FPGA约束文件
**约束文件实际上就是将你的
verilog
中定义的端口号与FPGA板子上的IO口建立起联系，也同样是告诉软件该如何分配你所定义的端口号以生成对应的bit文件。
feifansong
·
2020-09-13 14:26
xilinx
vivado
verilog
约束文件详解
ISE约束文件的基本操作1．约束文件的概念FPGA设计中的约束文件有3类：用户设计文件（.UCF文件）、网表约束文件（.NCF文件）以及物理约束文件（.PCF文件），可以完成时序约束、管脚约束以及区域约束。3类约束文件的关系为：用户在设计输入阶段编写UCF文件，然后UCF文件和设计综合后生成NCF文件，最后再经过实现后生成PCF文件。本节主要介绍UCF文件的使用方法。UCF文件是ASC2码文件，描
aoan4171
·
2020-09-13 14:25
Verilog
约束文件
使用软件：vivadovivado使用的约束文件格式为xdc文件。xdc文件主要是定义管脚约束、时钟约束，以及其他时序约束。约束文件的创建：①先创建一个.xdc的约束文件，在vivado左侧边栏ProjectManager下，点击AddSource②选择Addorcreateconstraints，点击Next③点击CreateFile按钮，在filename输入文件名，点击OK④点击Finish
春华秋施
·
2020-09-13 14:50
Verilog
verilog
Xilinx 7 series设计单元Buffer与IO——BUFG、IBUFG、IBUFDS_GTE2等
我们编写的
Verilog
通过综合之后就是映射成了原语与宏的电路组合。因此
Verilog
与原语或宏的关系，就像C语言与汇编。FPGA的设计资
king阿金
·
2020-09-13 12:32
BUFG
IBUFDS
【FPGA】FPGA中的缓冲与驱动那些事
目录转载说明原文精彩片段缓冲：驱动：转载说明为解决问题而学习才是由效率的，今天重新看了以前的那个项目的
Verilog
HDL程序，到现在我还没有弄明白细节，只有慢慢蚕食。
李锐博恩
·
2020-09-13 11:56
Verilog/FPGA
实用总结区
上一页
76
77
78
79
80
81
82
83
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他