E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
基础：语法、建模与案例，FPGA入门竟如此简单？
目录第一章·语法1数值2字符串3标识符4关键字5任务和函数6编译引导语句7基本数据类型第二章·建模1结构建模2数据流建模3行为建模4FSM建模第三章·案例1循环彩灯控制器2红外入侵传感器第一章·语法1数值
verilog
Mr.Winter`
·
2022-03-28 09:02
嵌入式系统
fpga开发
verilog
嵌入式
硬件
FPGA实现实时运动目标检测
verilog
本文实现运动目标检测得方法是采用帧间差分法，使用
verilog
语言实现。使用得平台是Altera开发板，前端摄像头使用OV7725或者OV7670，显示使用VGA或TFT显示在显示器上。
QQ_778132974
·
2022-03-28 07:24
D1：verilog设计
目标检测
计算机视觉
人工智能
2022英伟达（NVIDA）实习生笔试（ASIC PD岗位）
感觉好难/(ㄒoㄒ)/~~太久没看
Verilog
题目了。第一题的4-1MUX就耗费我宝贵20min。第二题的脚本，完全不会。开头暴击。第三题好点，但是也不确定参数是否都对了。
桐桐花
·
2022-03-23 08:19
数字后端
数字后端
【
Verilog
】不用IP，你能写出异步FIFO的
verilog
代码吗？
前集回顾：【
Verilog
】同步FIFO原理及
verilog
实现目录一、方案设计二、
Verilog
代码：三、仿真一、方案设计异步FIFO使用完全独立的读写时钟，empty由读时钟产生，full由写时钟产生
子墨祭
·
2022-03-23 08:46
Verilog
fpga开发
verilog
IC设计
IIC总线协议
Verilog
实现
感谢正点原子达芬奇FPGA开发板资料！IIC协议是一种数据双向、二线制总线标准的总线协议。多用于主机（master）从机（slave）在数据量不大且传输距离短的场合下使用，比如对EEPROM的读写操作，就需要采用IIC协议实现读写操作（两线串行接口的双向数据传输协议）。主机（PC）启动总线，并产生时钟用于传输数据，此时任何接受数据的器件都被认为是从机。IIC总线是由数据线SDA和时钟线SCL构成的
龙卷风席卷停车场
·
2022-03-23 07:25
Verilog
HDL高级数字设计
Verilog
语言快速入门
Verilog
语言快速入门基本框架module(端口列表)端口说明inputoutputinout参数定义数据类型定义连续赋值语句assign过程块initial(行为描述语句)always(行为描述语句
yuntong1105
·
2022-03-23 07:25
FPGA
程序人生
Verilog
教程
第一章：
Verilog
简介1.1
Verilog
教程1.2
Verilog
简介1.3
Verilog
环境搭建1.4
Verilog
设计方法第二章：语法要素2.1
Verilog
基础语法2.2
Verilog
数值表示
数字积木
·
2022-03-23 07:51
python
java
编程语言
人工智能
javascript
verilog
实例_
Verilog
设计与逻辑综合实例解析（含代码）（Tasks &Functions）
2、
Verilog
function有哪些重要的注意事项？2.1每次调用function时，局部变量和返回值都被赋值，否则将导致形成锁存器。例如，以下示例中，if条件语句没有else语句。
weixin_39958025
·
2022-03-23 07:50
verilog实例
综合实例_
Verilog
设计与逻辑综合实例解析（可综合RTL）
//源自微信公众号“数字芯片实验室”本文介绍了一些代码中可能存在的可综合“陷阱”。只有输入，没有输出的模块将会综合成什么？仅有输入且无输出的模块将会被综合成没有逻辑的模块。为什么在综合出的逻辑中看到锁存器？有很多原因会导致在综合出的逻辑中存在锁存器。通常在综合工具的日志中都有详细的说明。1、always语句块中的if-else子句没有最终的else子句，并且没有初始值。2、case语句块中没有de
仕識人
·
2022-03-23 07:48
综合实例
Verilog
语言入门
基础#号后面加延迟时间，单位为一个单位时间b表示二进制、d表示十进制、o表示八进制、h表示十六进制十进制可以表示0-9，其他三种除了原有的表示外新增了X->逻辑不定态，Z->高阻态
Verilog
数值集合由
LOONGSE
·
2022-03-23 07:12
EDA
Verilog
入门
FPGA
【IIC】IIC总线原理与
Verilog
实现
目录一、软件平台与硬件平台二、原理介绍三、目标任务四、设计思路与
Verilog
代码编写4.1、IIC发送模块的接口定义与整体设计4.2、IIC接收模块的接口定义与整体设计五、进一步思考5.1、24LC04
子墨祭
·
2022-03-23 07:38
FPGA接口篇
fpga开发
iic
FPGA 一主多从模式下的IIC驱动(三段状态机)(
Verilog
)
有关IIC时序部分：链接上一篇，一段状态机的iic驱动：链接MIAN/*iicfreq=250khzfpgafreq=50Mhz向内部寄存器地址位数为8的从机写数据:1->3->4->7need:type16_type8=0,read1_write0=0.向内部寄存器地址位数为16的从机写数据:1->2->3->4->7need:type16_type8=1,read1_write0=0.从内部寄
李云朵573
·
2022-03-23 07:32
Verilog
状态机
fpga
verilog
嵌入式
如何学习
verilog
，如何快速入门？
前言害怕真的有人不知道
verilog
是什么东西，于是就给把百度给搬来了!
杰之行
·
2022-03-23 07:32
IC前端数字验证
verilog
verilog
verilog
学习：一个简单的入门
verilog
例子
前言之前的文章《如何学习
verilog
，如何快速入门？》中提到了
verilog
学习，只想传输一个观点：刚开始学习的时候，建议直接通过视频学习，当您有收获时，再去查阅书籍，把它们当成工具书。
杰之行
·
2022-03-23 07:32
IC前端数字验证
verilog
verilog
verilog
150个经典例子仿真及电路图
1.4位全加器代码：modulemodule_full_add(input[3:0]iv_a,iv_b,inputis_cin,output[3:0]owv_sum,outputows_cout);assign{ows_cout,owv_sum}=iv_a+iv_b+is_cin;endmoduleRTL：Simulation:2.4位计数器modulemodule_full_add(inputr
ZZ2588
·
2022-03-23 07:26
fpga开发
Verilog
入门教程与实例分享
本文目录前言一、
Verilog
入门教程1.基础语法2.数值表示3.数据类型4.表达式5.编译指令6.过程结构7.过程赋值8.语句块9.连续赋值语句10.延时语句11.时序控制12.条件语句13.多路分支语句
ProNeverFake
·
2022-03-23 07:18
Verilog语言
FPGA
fpga
verilog
多路选择器MUX总结-IC学习笔记（八）
多路复用器是一种组合电路，它从许多输入信号中选择一个作为输出，本文先介绍两个MUX的简单应用，主要关于如何将
verilog
与物理实现对应；第二当MUX作为时钟切换电路时如何避免毛刺（glitch）。
Paul安
·
2022-03-21 05:26
IC学习笔记
verilog
【北航计组】P3 单周期CPU（施工中……）
取指模块1.1指令1.2取指令2.控制器3.寄存器堆4.运算模块5.内存二、CPU运行原理对于运算类指令对于分支指令对于跳转指令对于内存相关指令三、电路图及详解总结前置技能利用logisim绘制状态机利用
verilog
selia1078
·
2022-03-18 18:54
计算机组成原理
BUAA
vscode
数字图像处理学习（二）：Sobel算子边缘检测
目录一、边缘检测二、Sobel算子三、
Verilog
实现步骤图像数据缓存（实时边缘检测，难点，重点）1、计算计算Gx与Gy与模板每行的乘积2、求得3*3模板运算后的Gx、Gy3、求得Gx^2+Gy^2的结果
QNee
·
2022-03-03 07:30
图像处理
Sobel
边缘检测
图像处理
卷积
基于System
Verilog
的序列检测器
本文通过system
verilog
，实现了一个10010序列检测器状态机设计状态机是数字电路设计中一个十分重要的概念，许多复杂的控制都可以通过状态机完成，本文要实现的10010序列检测器，同样也可以通过状态机来实现
FPGA硅农
·
2022-03-01 07:24
FPGA
IC相关
FPGA
数字IC设计
system
verilog
浅析$cast
问题一：动态类型转换和静态类型转换的区别？$cast:基本语法$case(A,B)实际上是A=B；A表示目的端，B表示源端。（downcasting）类型向下转换$cast动态类型转换，转换失败会报错。`静态类型转换，转换时报不报错问题二：$cast是function还是task？据语境，仿真器会自动选择执行task或是function，task在不需要返回值时执行，而function在需要返回值
li_li_li_1202
·
2022-02-25 09:45
Mac 配置FPGA开发环境
Notion设备简介：MacbookPro2020(M1)8GB256GB1.安装Homebrew在Homebrew官网https://brew.sh/获取安装命令，拷贝到Terminal中2.安装i
verilog
https
Simpreative
·
2022-02-24 16:30
【
Verilog
】变量声明中的tips
%备查Cummings经典论文阅读笔记，第一篇，论文是AProposalToRemoveThoseUglyRegisterDataTypesFrom
Verilog
.reg还是wire？
江海寄余生_
·
2022-02-21 19:01
给25岁定个基调（2019年1月1日至2019年12月31日）
精通
verilog
和vivado。提前规划下一周的工作，每周一部电影加影评，每周写一封
hanbaye
·
2022-02-17 13:11
芯片开发语言：
Verilog
在左，Chisel 在右
来源|老石谈芯在最近召开的RISC-V中国峰会上，中科院计算所的包云岗研究员团队正式发布了名为“香山”的开源高性能处RISC-V处理器。前不久我有幸和包老师就这个事情做了一次深度的交流，我们聊了关于RISC-V、还有“香山”处理器的前世今生。包老师也分享了很多他关于开源硬件、新型开发语言、硬件敏捷设计、还有处理器基础架构等等这些问题的想法和学术思考，我深受启发。包云岗是中科院计算技术研究所研究员、
AI科技大本营
·
2022-02-16 13:15
芯片
编程语言
人工智能
java
大数据
PCI
Verilog
IP
1PCIIP设计虽然PCI已经逐渐淘汰，但是还是有不少应用需要这样的接口通讯。设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平，不像PCIe需要高速收发器、8b/10b编码等技术的支持，因此设计一个基于源码的PCIIP是完全可行的，并且我们设计的IP也确实经过了验证。1.1功能需求l接收FPGA其它模块的参
FPGA-HELL
·
2022-02-16 09:00
基于GVim搭建
Verilog
开发环境
Vim是程序员的利器，本文在Windows系统下通过GVim并结合多个插件，构建适用于
Verilog
编程的编辑器环境。
jiaxun
·
2022-02-14 15:27
FPGA开发流程（详述每一环节的物理含义和实现目标）
需求说明：
Verilog
设计内容：FPGA开发基本流程及注意事项来自：时间的诗原文来自：http://www.dzsc.com/data/2015-3-16/108011.html要知道，要把一件事情做好
过多久才懂
·
2022-02-13 07:56
集成电路
FPGA
verilog
面试宝典[1]-FPGA原理
byyang最近准备数字IC岗时复习整理的知识点，参考了比较火的fpga面试题，和一些相关知识。主要是写着自己看着方便的，有很多不严谨的地方，有些地方有参考链接，那些博客写的都很好。Part.1FPGA原理1：FPGA和CPLD的区别？2：FPGA的构成？查找表LUT的原理与结构？3：FPGA设计流程：★4：FPGA芯片内存储器资源？5：FPGA上电配置方式1：FPGA和CPLD的区别？FPGA是
Yuhan尽量笑不露齿
·
2022-02-12 18:37
数字IC验证校招指南_牛客专刊_牛客网
#岗位介绍在芯片开发流程中，验证属于前端，验证工程师主要负责尽可能多的发现模块、子系统或系统级设计在RTL阶段（也就是
Verilog
代码
杰之行
·
2022-02-11 18:16
ic秋招记录·
fpga开发
Verilog
阻塞赋值与非阻塞赋值 Blocking assignment和NonBlocking assignment
[TOC]
Verilog
BlockingandNonblockingAssignment官方文档原文传送门https://www.
verilog
ams.com/refman/modules/discrete-procedural
稻云麦花
·
2022-02-11 01:02
开源RISC-V处理器(蜂鸟E203)学习（一）修改仿真环境（vcs2018+verdi2018）
但是e203工程中的验证环境是i
verilog
，而实际工作常用vcs，个人觉得使用vcs环境学习比较好一些，如果已经工作了的，已经习惯vcs环境，业余时间研究e203时还要切换成iverilo
芯王国
·
2022-02-08 11:13
蜂鸟E203学习
蜂鸟E203
RISC-V
修改验证环境
VCS+Verdi
Task And Function
Task在System
Verilog
中，Task(任务)常被认为是程序块或过程块，其具有以下特点：Task在被使用的模块中被调用。
edger330
·
2022-02-06 12:07
FPGA驱动OLED
Verilog
代码 （二）------ OLED初始化
先贴一份32的代码（大伙也可以自己去改编为
Verilog
来练练手）voidOLED_Init(void){OLED_SPI_Init();OLED_CLK=1;OLED_R
努力向前的小徐
·
2022-02-04 18:36
FPGA学习
verilog
Verilog
学习之路（11）—事件控制
Verilog
学习之路（11）—事件控制一、前言事件控制是为行为语句的执行指定触发事件的信号延迟方式。事件控制可以分为边沿触发事件控制和电平敏感事件控制。
Willliam_william
·
2022-02-04 16:09
Verilog
fpga开发
数字电路设计: FPGA实现倍频
Verilog
实现倍频这篇博客讲怎么用D触发器和同或门组成的倍频器，并用
Verilog
实现验证；1.原理：CLK时钟要想实现倍频，那么CLK每变化一次，对应的CLK_out就必须变化两次；因此采用D触发器
皮皮宽
·
2022-02-04 16:04
FPGA
触发器
fpga
system
verilog
-数组和队列
定宽数组的声明与初始化1.2Packedarray（合并数组）1.3Upackedarray（非合并数组）2.动态数组3.关联数组4.数组的方法4.1数组定位方法4.2数组的排序方法4.3数组缩减5.队列1.定宽数组
Verilog
卢卡猫
·
2021-12-04 23:18
SV
systemverilog
数字逻辑实践5->
Verilog
语法 | wire 与 reg 的选择与特性
问题起因：最初学习数字逻辑设计理论的时候还没有注意到，在实验课上写代码的时候发现了一个问题：对于源码模块的变量定义，何时定义为reg、何时定义为wire？它们各自又有什么特性和物理意义？1.wirewire是网络数据类型的关键字。网络数据类型表示结构实体(例如门)之间的物理连接（线）。网络类型的变量不能储存值。语言特性wire型数据常用来表示用于结构化定义assign为代表的连续赋值描述也叫数据流
climerecho
·
2021-11-28 18:00
数字逻辑实践3->EDA技术与
Verilog
设计
本文属于EDA技术概述类文章。对EDA技术现状进行介绍。1EDA技术及其发展概念EDA(ElectronicDesignAutomation)，指的是以计算机为工作平台，以EDA软件工具为开发环境，以PLD期间或者ASIC专用集成电路为目标期间设计实现电路系统的一种技术。电子CAD（ComputerAidedDesign）狭义的CAD偏重于“制图”和“建模”（几何模型），广义CAD即覆盖了所有利用
climerecho
·
2021-11-23 15:00
数字逻辑实践3->EDA技术与
Verilog
设计
本文属于EDA技术概述类文章1EDA技术及其发展概念EDA(ElectronicDesignAutomation)，指的是以计算机为工作平台，以EDA软件工具为开发环境，以PLD期间或者ASIC专用集成电路为目标期间设计实现电路系统的一种技术。电子CAD（ComputerAidedDesign）狭义的CAD偏重于“制图”和“建模”（几何模型），广义CAD即覆盖了所有利用计算机进行辅助设计的过程，在
climerecho
·
2021-11-23 13:00
UVMC学习笔记二：跨语言作用域的config操作
引言UVMC引入特定的内存共享方法，可以在UVMSystem
verilog
与SystemC模块之间传递记名的半全局变量，在使用方式上类似UVMbuild-in提供的config_db方法，可以传递字符串
·
2021-10-26 11:22
systemverilog
UVMC学习笔记一 ：phase同步控制
引言UVMC实现了UVMSystem
Verilog
环境与SystemC环境之间的同步控制，在systemC部分通过特定的API实现对UVM的phase的精确同步UVMC在systemClayer的同步主要通过三个
·
2021-10-26 11:21
systemverilog
Xilinx FFT IP核的使用
代码下载：XilinxFFTIP核
Verilog
代码实现工程下载：FFT工程文章目录一、FastFourierTransformIP核介绍二、FFTIP核的使用1、1KHz采样率、1024点FFT2、2.5GHz
Crazzy_M
·
2021-10-20 15:31
Xilinx
FFT
IP核的使用及代码
matlab
FFT
FPGA
FFT
Xilinx FFT IP核
Verilog
代码实现
说明：通过对比Matlab实践来运用XilinxFFTIP核实现复数的FFT，
Verilog
代码实现，ila进行调试。
Crazzy_M
·
2021-10-20 15:50
Xilinx
FFT
IP核的使用及代码
matlab
FFT
Digital Circuit Design &
Verilog
Lecture01PartIDescriptionPhase:-Specification-Planning:datapath,controlsignals,statesmachines,bubblediagram-DesignEntry:
Verilog
-FunctionalTest-Synthesis
乘风赶朝暮
·
2021-10-15 12:47
时序逻辑电路设计与仿真
一、实验目的1、掌握时序逻辑电路的设计方法；2、掌握基于QuartusII集成开发环境的时序逻辑电路设计流程；3、熟练掌握
Verilog
HDL语言；4、熟练掌握DE2-115开发板的使用方法；二、实验任务及要求
小天才才
·
2021-10-11 10:19
课程学习资料
stm32
EDA
verilog
CSCI 2121
CSCI2121:ComputerOrganizationandAssemblyLanguageLab5DesignSequentialCircuitsin
Verilog
IIIFebruary27,20191LearningObjectivesInthislab
·
2021-10-08 15:10
程序员
Verilog
实现常见数据结构计划（二）栈
姓名：徐铭伟学号：21011210001学院：通信工程学院【嵌牛导读】使用
Verilog
实现硬件堆栈【嵌牛鼻子】硬件堆栈的
Verilog
实现【嵌牛提问】如何使用
Verilog
实现硬件堆栈【嵌牛正文】文章目录一
渭城朝雨浥轻尘
·
2021-10-05 14:32
CSCI 2121
CSCI2121:ComputerOrganizationandAssemblyLanguageLab4DesignSequentialCircuitsin
Verilog
IIThursday14thFebruary
·
2021-10-03 21:29
程序员
FPGA之
Verilog
语言15___常用系统任务
FPGA之
Verilog
语言15___常用系统任务1.用来输出信息的$dispaly$write，他们的用法和c语言很类似2.用来打开文件$fopen，注意文件描述符的原理3.用于写文件$fdisplay
叁十叁画生
·
2021-10-03 15:31
FPGA之Verilog语言
verilog
上一页
70
71
72
73
74
75
76
77
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他