E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
VCS选项
VCSoptions1.compiler-timeOptions1.1OptionsforAccessing
Verilog
Libraries1.2OptionsforIncrementalCompilation1.3OptionsforSystem
Verilog
1.4OptionsforSystem
Verilog
Assertions1.5OptionsforControllingtheCCompi
paullucas
·
2022-07-08 07:44
VCS
VCS option
1.1VCS常用的编译选项表21VCS常用的编译选项选项说明-assertdumpoff|enable_diag|filter_past定义System
Verilog
断言（SVA）dumpoff：禁止
硅码农
·
2022-07-08 07:11
EDA
VCS命令详解(一):编译命令
VCS仿真命令详解编译时候的命令（按字母排序）ABCDEFGHIJLMNOPQRSTUVWY本文中所有命令基于VCS2014版编译时候的命令（按字母排序）A-ams：允许在VCS两步模式下使用
Verilog
-AMS
Miracle_ICdv
·
2022-07-08 07:39
VCS学习
vcs
VCS常用的编译选项
1VCS常用的编译选项表1VCS常用的编译选项选项说明-assertdumpoff\enable_diag\filter_past定义System
Verilog
断言（SVA）dumpoff
风起云涌66
·
2022-07-08 07:09
工具
阻塞赋值与非阻塞赋值
FPGA学习篇之阻塞赋值与非阻塞赋值文章目录FPGA学习篇之阻塞赋值与非阻塞赋值前言一、阻塞赋值（=）二、非阻塞赋值（<=）总结前言 学习
Verilog
时区分阻塞赋值与非阻塞赋值一直是个绕不过去的坎，
IC小白'
·
2022-07-06 18:11
fpga开发
【FPGA教程案例8】基于
verilog
的分频器设计与实现
------------------------------------------------------------------------1.软件版本vivado2019.22.本算法理论知识和
Verilog
fpga和matlab
·
2022-07-04 08:05
★教程2:fpga入门100例
fpga开发
FPGA教程
verilog
分频器
【FPGA教程案例7】基于
verilog
的计数器设计与实现
------------------------------------------------------------------------1.软件版本vivado2019.22.本算法理论知识和
Verilog
fpga和matlab
·
2022-07-04 08:05
★教程2:fpga入门100例
fpga开发
FPGA教程
verilog
计数器
System
verilog
-- OOP--对象的拷贝
目录浅拷贝：定义拷贝函数：拷贝函数总结：浅拷贝：Packetp1;Packetp2;p1=new;p2=newp1;在创建p2对象时，将从p1拷贝其成员变量例如interger,string和句柄等，这种拷贝方式称为浅拷贝（shallowcopy）。定义拷贝
天然居士
·
2022-07-03 09:00
XILINX FIR IP 详解、
Verilog
源码、Vivado 工程
本文链接：https://blog.csdn.net/qq_46621272/article/details/125292610XILINXFIRIP详解、
Verilog
源码、Vivado工程文章目录前言一
qq_708907433
·
2022-06-30 12:56
FPGA
数字信号处理
fpga开发
Verilog
FIR
【蜂鸟E203的FPGA验证】Chap.7 Vivado综合与性能分析-建立Vivado工程
【蜂鸟E203的FPGA验证】Chap.7Vivado综合与性能分析-建立Vivado工程0.Vivado与综合1.建立Vivado工程2.导入
Verilog
RTL源代码3.时钟管理-DDR200T开发板
Jie_MSD
·
2022-06-30 12:26
#
蜂鸟E203
fpga开发
蜂鸟e203
risc-v
嵌入式硬件
ic
Verilog
过程赋值 区别 详解
Verilog
过程赋值关键词：阻塞赋值，非阻塞赋值，并行过程性赋值是在initial或always语句块里的赋值，赋值对象是寄存器、整数、实数等类型。
嗒曦
·
2022-06-30 12:55
FPGA
fpga开发
verilog
/system
verilog
的随机数生成问题
Verilog
/System
Verilog
里面的随机函数
Verilog
系统自带一些随机数发生函数。最常用的有random。
poena
·
2022-06-30 12:24
fpga开发
芯片
Verilog
Quartus II连接开发板后从绘图、分配管脚、编译到下载的过程
文章目录前言一、开发板的连接与测试二、QuartusII下的操作1.绘图2.分配管脚3.参数设置4.编译5.下载到开发板6.开发板结果展示三、
Verilog
代码生成Symbol总结前言本文介绍的是QuartusII
西岸贤
·
2022-06-30 07:27
fpga
fpga
verilog
AHB-APB_Lite总线协议及
Verilog
实现
AHB-APB_Lite总线协议及
Verilog
实现文章目录AHB-APB_Lite总线协议及
Verilog
实现一、AHB_Lite协议介绍二、系统框架介绍三、代码设计四、仿真测试一、AHB_Lite协议介绍
俩个圆
·
2022-06-29 10:14
总线协议
verilog
fpga
arm
verilog
I2C_eeprom 手册分析及代码编写思路
verilog
I2C_eeprom手册分析及代码编写思路.基本属性_EEPROM_24LC04B/24AA04型号(EEPROM):24LC04B时钟频率:100-400KHZ两线串行接口,兼容I2C协议电可擦除
more_happy
·
2022-06-29 10:13
fpga开发
verilog
I2C介绍及
verilog
实现（主机/从机可综合）
I2C介绍及
verilog
实现（主机/从机可综合）目录1.简介2.基本特征3.物理连接4.数据格式4.1快速模式和低速模式（F/S）写4.2快速模式和低速模式（F/S）读4.3高速模式（Hs）读/写4.4
swear蛋
·
2022-06-29 10:13
Verilog低速外设
fpga开发
linux
运维
Verilog
GPIO 模块设计
阅读须知本文章可适用于研究生找工作，此项目学习，意义在于标准化设计学习和验证，模块设计过程中的思考等都符合公司招生考察要素，虽然简单，但是值得认真思考。有想要详细了解的可以加微信w154785315，大家一起学习共同进步。GPIO端口介绍GPIO端口，即GeneralpurposeInput/Outputport，是一种位于芯片数字部分和外面模拟PAD之间的模块，主要功能就是负责输入、输出数据，此
IC跳跳鱼
·
2022-06-29 10:12
verilog
2021秋招总结（器件方向转行数字IC设计）
2月下旬-4月初：先学习了夏宇闻老师的
Verilog
数字系统设计教程，然后学习了Modelsim的使用，将书中的代码写入Modelsim中并编
数字芯片设计
·
2022-06-29 10:12
校招笔试
芯片
编程语言
人工智能
面试
java
2021年数字IC秋招总结
本科双非，硕士南航offer情况：联芸科技，瑞晟微电子，华为，沛睿微电子，全志科技秋招心得1.尽早地投递简历，数字IC这个行业越来越火热，也越来越卷了2.学习尽量多地语言，c++，python，system
verilog
离离离谱
·
2022-06-29 10:12
面试
一把王者的时间，学会generate语句【
Verilog
高级教程】
generate一、写在前面二、generate的作用三、generate的分类四、Generate的用法4.1Loop-generate案例4.2Conditional-genertate案例4.2.1if-generate案例4.2.2case-generate案例五、generate可能出现的错误5.1genvar声明变量的重复使用5.2generate_instance的名称与其他声明冲突
myhhhhhhhh
·
2022-06-29 10:10
Verilog进阶教程
fpga开发
verilog
fpga
芯片
硬件架构
【数字IC手撕代码】
Verilog
奇偶校验|题目|原理|设计|仿真
Verilog
奇偶校验前言题目原理RTL设计Testbench仿真分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench和参考仿真波形，每篇文章的内容都经过仿真核对
myhhhhhhhh
·
2022-06-29 10:09
数字IC手撕代码
fpga开发
verilog
硬件架构
fpga
面试
灭霸打个响指的功夫，看懂
Verilog
多维数组【
Verilog
高级教程】
Verilog
多维数组一、写在前面二、数组的引出和要求三、wire型数组四、reg型数组五、其他类型数组六、往期【
Verilog
】高级教程文章一、写在前面本专栏为作者在【数字IC手撕代码】【数字IC笔试面经分享
myhhhhhhhh
·
2022-06-29 10:09
Verilog进阶教程
fpga开发
verilog
芯片
fpga
硬件架构
【数字IC手撕代码】
Verilog
伪随机数生成器|线性反馈移位寄存器|题目|原理|设计|仿真
Verilog
伪随机数生成器[线性反馈移位寄存器]前言题目原理移位寄存器反馈回路Update反馈回路RTL设计Testbench设计仿真分析参考资料前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目
myhhhhhhhh
·
2022-06-29 10:09
数字IC手撕代码
fpga开发
verilog
fpga
芯片
面试
位宽计算的系统函数$clog2,这些是你需要知道的【
Verilog
高级教程】
如何使用$clog2进行位宽计算一、写在前面二、什么是$clog2三、$clog2的优势和案例四、额外补充五、其他mathfunctions六、往期【
Verilog
】高级教程文章一、写在前面本专栏为作者在
myhhhhhhhh
·
2022-06-29 10:09
Verilog进阶教程
fpga开发
verilog
硬件架构
芯片
fpga
【数字IC手撕代码】
Verilog
同步FIFO|题目|原理|设计|仿真
Verilog
同步FIFO前言题目原理RTL设计Testbench设计仿真分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench和参考仿真波形，每篇文章的内容都经过仿真核对
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
硬件架构
芯片
fpga
【数字IC手撕代码】
Verilog
全加器半加器|题目|原理|设计|仿真
Verilog
全加器半加器前言全加器半加器全加器和半加器原理从加减乘除观加法器的重要性全加器和半加器的真值表RTL设计Testbench和仿真分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
硬件架构
fpga
面试
【数字IC手撕代码】
Verilog
2^N的格雷码二进制转换|题目|原理|设计|仿真
Verilog
2^N的格雷码二进制转换前言题目原理RTL设计Testbench仿真结果前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench和参考仿真波形
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
verilog
fpga
面试
芯片
【数字IC手撕代码】
Verilog
单bit跨时钟域快到慢，慢到快，(打两拍，边沿同步，脉冲同步)|题目|原理|设计|仿真
Verilog
单bit跨时钟域前言题目原理题目一RTL设计Testbench设计仿真结果分析题目二RTL设计Testbench设计结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
verilog
芯片
fpga
面试
硬件架构
【数字IC手撕代码】
Verilog
边沿检测电路(上升沿，下降沿，双边沿)|题目|原理|设计|仿真
Verilog
边沿检测电路前言边沿检测电路题目边沿检测电路原理RTL设计Testbench设计结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh
·
2022-06-29 10:08
数字IC手撕代码
fpga开发
【数字IC手撕代码】
Verilog
模三检测器(判断输入序列能否被三整除)|题目|原理|设计|仿真
Verilog
模三检测器分频前言模三检测器题目模三检测器的原理RTL设计Testbench设计结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
verilog
芯片
fpga
面试
硬件架构
【数字IC手撕代码】
Verilog
异步复位同步释放|题目|原理|设计|仿真
Verilog
异步复位同步释放前言异步复位同步释放题目异步复位同步释放的原理RTL设计Testbench代码仿真分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
verilog
芯片
fpga
硬件架构
面试
【数字IC手撕代码】
Verilog
序列检测器|题目|原理|设计|仿真
Verilog
序列检测器前言序列检测器题目序列检测器原理RTL设计testbench设计仿真图像前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
fpga开发
verilog
fpga
芯片
硬件架构
【数字IC手撕代码】
Verilog
自动售卖饮料机|题目|原理|设计|仿真
Verilog
自动售卖饮料机前言自动售卖饮料机题目自动售卖饮料机原理Veilog设计Testbench设计仿真结果前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，
myhhhhhhhh
·
2022-06-29 10:07
数字IC手撕代码
fpga开发
verilog
芯片
面试
硬件架构
【数字IC手撕代码】
Verilog
半整数分频|题目|原理|设计|仿真
Verilog
半整数分频前言半整数分频题目半整数分频原理RTL设计半整数分频的Testbench结果分析前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
verilog
芯片
硬件
硬件架构
【数字IC手撕代码】
Verilog
偶数分频|题目|原理|设计|仿真（二分频，四分频，六分频，八分频，偶数分频及特殊占空比）
Verilog
偶数分频前言偶数分频题目偶数分频电路原理1.寄存器级联法2.计数器法寄存器级联法分频电路二分频|四分频|八分频RTL设计分频电路的Testbench仿真波形结果分析计数器法分频电路六分频RTL
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga
芯片
面试
fpga开发
verilog
【数字IC手撕代码】
Verilog
小数分频|题目|原理|设计|仿真
Verilog
小数分频前言小数/分数分频题目小数分数分频的原理RTL设计小数分频电路的testbench仿真结果前言本系列旨在提供100%准确的数字IC设计/验证手撕代码环节的题目，原理，RTL设计，Testbench
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
verilog
芯片
硬件架构
fpga
【数字IC手撕代码】
Verilog
奇数分频|题目|原理|设计|仿真（三分频，五分频，奇数分频及特殊占空比）
Verilog
奇数分频前言奇数分频电路题目奇数分频电路原理不需要满足50%占空比的分频电路需要满足50%占空比的分频电路非50%占空比的三分频电路RTL设计Testbench仿真波形50%占空比的奇数分频电路
myhhhhhhhh
·
2022-06-29 10:06
数字IC手撕代码
fpga开发
芯片
fpga
面试
verilog
实战篇---USB2.0的
Verilog
实现
1）控制信号介绍2）FPGA对FIFO异步读3）FPGA对FIFO异步写4）硬件连接图5）
Verilog
代码6）调试总结1.USB接口什么情况下使用？
weixin_530406653
·
2022-06-29 10:04
verilog
fpga
Verilog
——JTAG标准的状态机实现
JTAG标准的状态机实现JTAG作为一项国际标准测试协议（IEEE1149.1兼容），主要用于芯片内部测试和调试。目前的主流芯片均支持JTAG协议，如DSP、FPGA、ARM、部分单片机等。标准的JTAG接口是20Pin，但JTAG实际使用的只有4根信号线，再配合电源、地。目前常见的各种接口形式（20pin、14pin、10pin）：JTAG标准介绍JTAG的基本原理是在器件内部定义一个TAP（T
ShareWow丶
·
2022-06-29 10:01
#
Verilog
HDL语言及设计
Verilog
JTAG
03【
Verilog
实战】UART通信协议，半双工通信方式（附源码）
虚拟机：VMware-14.0.0.24051环 境：ubuntu18.04.1脚 本：makefile（点击直达）应用工具：vcs和verdi文章目录一、Overview（1）Theory（2）BaudRate（3）CheckBit（4）Demand二、InterfaceDescription三、BlockDiagram四、Timeing（1）writetiming（2）readtiming五、
xlinxdu
·
2022-06-29 10:00
Verilog实战应用
fpga开发
verilog
uart
串口
协议
【
Verilog
实战】AMBA 3 APB接口设计和功能验证（附源码）
完整程序：点击下载官方手册：点击下载脚 本：makefile工 具：vcs&verdi路 线：【
verilog
实战】同步FIFO的设计与功能验证（附源码）【
Verilog
实战】异步FIFO设计和功能验证
xlinxdu
·
2022-06-29 10:00
Verilog实战应用
verilog
AMBA
APB3
协议接口
Verilog
实现---AHB_APB通讯架构
目录1.实现目标2.文件说明3.工作流程与原理4.端口说明5.测试流程6.代码及文件获取1.实现目标利用
Verilog
实现如下图的系统功能并完成仿真如上图，主设备Master0利用AHB-Lite总线协议通过
小火子Velsuked
·
2022-06-29 10:59
AHB-APB
verilog
仿真工具-VCS入门教程
VCS入门教程(一)：VCS介绍与基本使用VCS入门教程(二)：VCS进行debug的三种方式VCS入门教程(三)：VCS查看
verilog
代码覆盖率VCS入门教程(四)：VCS门级网表仿真IC-工具篇
耐心的小黑
·
2022-06-29 10:58
#
EDA工具
vcs
ic
数字电路
SVA介绍-----断言基础
system
verilog
的调度SVA术语1.并发断言2.即时断言建立SVA块什么是断言？
我不是悍跳狼丶
·
2022-06-29 10:58
SVA
VCS工具的基本使用（一）
1.vcs的基本指令vcs的常见指令后缀指令含义-lreadme.log用于将编译产生的信息放在log文件内+v2k是使VCS兼容
verilog
2001以前的标准-debug_all用于产生debug所需的文件
jun_luo_yu
·
2022-06-29 10:57
#
VCS工具
bash
linux
开发语言
VCS使用教程小结
2.相关参数-full64：VCS以64位运行-s
verilog
：如果你的文件后缀名用的是.sv，那么编译时要加上该参数-cppg++-4.8：要根据的VCS的版本寻找对应的G++的版本-ccgcc-4.8
mu_guang_
·
2022-06-29 10:55
软件使用
数字前端的功能验证利器——SVA断言学习笔记
以下内容大部分参考了《System
Verilog
Assertions应用指南》，还有一些参考了各类帖子，尽量采用简单易懂的形式来说明。
尼德兰的喵
·
2022-06-29 10:55
断言
IC验证
数字IC书籍/文档推荐,持续更新ing
2020/7/20:...验证书籍/文档：1、System
Verilog
验证:测试平台编写指南2、UVM实战3、芯片验证漫游指南-从系统理论到UVM的验证全视界4、System
Verilog
Assertions
数字芯片实验室
·
2022-06-29 10:54
python
html
js
css
编程语言
VCS仿真教程(一)：
Verilog
+波形+Makefile
目录
Verilog
文件VCS仿真DVE查看波形利用Makefile自动化仿真本博文主要讲述怎么通过vcs仿真
verilog
文件并且查看波形，以及通过一个简单的makefile脚本帮助我们自动化操作。
Miracle_ICdv
·
2022-06-29 10:52
VCS学习
verilog
systemverilog
makefile
vcs
数字IC/FPGA推荐书籍
超大规模集成电路系统导论——逻辑、电路与系统设计高性能FPGA系统：时序设计与分析
Verilog
与System
Verilog
编程陷阱低功耗设计精解综合与时序分析的设计约束FPGA应用开发和仿真SOC设计方法与实现数字电子技术基础
木子兮人
·
2022-06-29 10:28
数字IC/FPGA
芯片
fpga
面试
上一页
67
68
69
70
71
72
73
74
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他