E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
generate for例化——
Verilog
语言练习
HDLBits题目Bcdadd4：YouareprovidedwithaBCD(binary-codeddecimal)one-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.modulebcd_fadd{input[3:0]a,input[3:0]b,inputcin,outpu
jenywing
·
2022-10-07 16:14
Verilog语言练习
verilog
verilog
牛客网刷题代码汇总
博客首页：安静到无声⛳️欢迎关注❤️点赞收藏✏️留言系列专栏：
Verilog
学习由于HDLBits刷题并不方便，在这里给大家强烈推荐一款嵌入式硬件模拟面试、刷题神器——牛客网（[
Verilog
，C等基础
安静到无声
·
2022-10-07 16:13
FPGA
#
Verilog学习
fpga开发
Verilog
每日一题（VL8 使用generate…for语句简化代码）
题目描述在某个module中包含了很多相似的连续赋值语句，请使用generata…for语句编写代码，替代该语句，要求不能改变原module的功能。moduletemplate_module(input[7:0]data_in,output[7:0]data_out);assigndata_out[0]=data_in[7];assigndata_out[1]=data_in[6];assignd
别再出error了
·
2022-10-07 16:30
Verilog例题
fpga开发
VL8 使用generate_for语句简化代码
写在前面这个专栏的内容记录的是
Verilog
题库刷题过程，附带RTL\TestBench，并进行代码覆盖率收集。
xlinxdu
·
2022-10-07 16:00
刷题记录
verilog
覆盖率
generate
for
FPGA的学习过程
为什么说学好FPGA，首先要掌握HDL电子发烧友网•2018-05-2809:09•2622次阅读入门首先要掌握HDL（HDL=
verilog
+VHDL）第一句话是：还没学数电的先学数电。
橙黄橘绿时、
·
2022-10-07 12:54
学习
FPGA
FPGA入门经历的阶段
1入门首先要掌握HDL(HDL=
verilog
+VHDL)第一句话是：还没学数电的先学数电。然后你可以选择
verilog
或者VHDL，有C语言基础的，建议选择VHDL。
从不迟到的蜗牛95
·
2022-10-07 12:24
fpga开发
FPGA学习
一、FPGA学习重点1.看代码，建模型只有在脑海中建立了一个个逻辑模型，理解FPGA内部逻辑结构实现的基础，才能明白为什么写
Verilog
和写C整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异
m0_61687959
·
2022-10-07 12:54
FPGA
fpga开发
基于FPGA的波束形成
verilog
开发
目录一、理论基础二、核心程序三、仿真测试结果一、理论基础根据原理可知，整个波束形成的基本结构框图如下图所示：这里，我们使用的加权函数为：这个模块，相当于上述结构的：二、核心程序`timescale1ns/1psmodulebeamformer(i_clk,i_rst,i_din00,i_din01,i_din02,i_din03,i_din04,i_din05,i_din06,i_din07,i_
fpga和matlab
·
2022-10-07 12:53
FPGA
板块1:通信与信号处理
其他
fpga开发
波束形成
FPGA波速形成
verilog
verilog
手撕代码记录
1.简易式同步fifo，3个always块搞定`timescale1ns/1nsmodulesfifo#(parameterWIDTH=8,parameterDEPTH=16)(inputclk,inputrst_n,inputwinc,inputrinc,input[WIDTH-1:0]wdata,outputregwfull,outputregrempty,outputwire[WIDTH-1
__Wang____
·
2022-10-07 12:23
IC基础
fpga开发
为什么很多人会觉得FPGA难学？
软件编程的思想根深蒂固，看到
Verilog
HDL或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内部结
ONEFPGA
·
2022-10-07 12:53
大数据
如何零基础入门FPGA？这篇文章让你吃透！
01FPGA学习重点1.看代码，建模型只有在脑海中建立了一个个逻辑模型，理解FPGA内部逻辑结构实现的基础，才能明白为什么写
Verilog
和写C整体思路是不一样的，才能理解顺序执行语言和并行执行语言的设计方法上的差异
ONEFPGA
·
2022-10-07 12:53
fpga开发
新手如何学习FPGA技术
下面介绍FPGA学习内容及方向：一、学习FPGA1、编程语言-
Verilog
（推荐）2、上网查
verilog
语法资料及视频，最好一系列教学视频，按照视频潜心修炼。
ONEFPGA
·
2022-10-07 12:52
fpga开发
【FPGA教程案例96】控制案例1——基于FPGA的自适应PID控制器
verilog
实现
FPGA教程目录MATLAB教程目录目录1.软件版本2.自适应PID控制器原理3.自适应PID控制器的
Verilog
实现
fpga和matlab
·
2022-10-07 12:22
★教程2:fpga入门100例
fpga开发
FPGA教程
FPGA入门教程
自适应PID
自适应PID控制器
FPGA--VGA显示实验之
Verilog
代码描述（时钟模块）
在前一章中我们简单了解了关于VGA接口与协议的内容，这篇文章，我们将立足于实践来介绍一个显示系统的各个部件。从上图可以看出，我们这个系统包含了三个组件：时钟产生部件：clk_genVGA控制部件：vga_ctrl图像数据生成部件：vga_pic时钟产生部件功能我们可以看到，时钟产生部件的主要功能是其余两个部件需要的时钟，这也是最简单的一个部件。PLLIP核例化过程由于我们使用的FPGA的时钟基频是
背影疾风
·
2022-10-06 08:58
fpga开发
【牛客网刷题】VL3 奇偶校验
写在前面牛客网中有各类题库，其中就有FPGA/IC的
Verilog
题库，通过刷题可以巩固基础。牛客网
Verilog
题库包括基础、进阶以及企业笔试真题，并且全部免费！本系列持续更新自己的刷题历程。
Linest-5
·
2022-10-06 08:55
Verilog
fpga开发
Verilog
牛客网
刷题
FPGA
m基于FPGA的数字下变频
verilog
设计(含FPGA，详细文档及操作录像)
部分仿真图预览1.源码获取方式使用版本quartusii10.0,ModelSim-Altera6.6dStarterEdition获取方式1：点击下载链接（解压密码C+123456）：m基于FPGA的数字下变频
verilog
我爱C编程
·
2022-10-06 08:55
Matlab通信和信号
FPGA通信和信号处理
fpga开发
数字下变频
多级抽取滤波器组
【牛客网刷题】VL2 异步复位的串联T触发器
写在前面牛客网中有各类题库，其中就有FPGA/IC的
Verilog
题库，通过刷题可以巩固基础。牛客网
Verilog
题库包括基础、进阶以及企业笔试真题，并且全部免费！本系列持续更新自己的刷题历程。
Linest-5
·
2022-10-06 08:25
Verilog
fpga开发
Verilog
牛客网
笔试
数字IC
m基于FPGA的多级抽取滤波器组
verilog
设计,包括CIC滤波，HB半带滤波以及DA分布式FIR滤波(含FPGA，文档及操作录像)
目录1.源码获取方式2.算法描述3.部分程序4.部分仿真图预览1.源码获取方式使用版本vivado2019.2获取方式1：点击下载链接（解压密码C+123456）：m基于FPGA的多级抽取滤波器组
verilog
我爱C编程
·
2022-10-06 08:25
Matlab通信和信号
FPGA通信和信号处理
fpga开发
多级抽取滤波器组
CIC滤波
HB半带滤波
DA分布式FIR滤波
sobel算子原理_「学术论文」基于Sobel算法图像边缘检测的FPGA实现
最后使用
Verilog
HDL编程实现算法处理，并用Modelsim和MATLAB进行了仿真和验证。中文引用格式：杜正聪，宁龙飞.基于Sobel算法图像边缘检测的F
weixin_39940755
·
2022-10-05 18:09
sobel算子原理
典型密码算法fpga实现
基于matlab的人脸识别
【FPGA教程案例10】基于
Verilog
的复数乘法器设计与实现
------------------------------------------------------------------------1.软件版本vivado2019.22.本算法理论知识和
Verilog
fpga和matlab
·
2022-10-05 18:29
★教程2:fpga入门100例
fpga开发
verilog
复数乘法器
m基于FPGA的半带滤波器
verilog
设计,对比普通结构以及乘法器复用结构(含FPGA，matlab，文档及操作录像)
目录1.源码获取方式2.算法描述3.部分程序4.部分仿真图预览1.源码获取方式使用版本vivado2019.2获取方式1：点击下载链接（解压密码C+123456）：m基于FPGA的半带滤波器
verilog
我爱C编程
·
2022-10-05 18:45
Matlab通信和信号
FPGA通信和信号处理
fpga开发
半带滤波器
HB
verilog
基于Nexys4DDR的UART实验
板子：Nexys4DDR软件环境：vivado2018.2编程语言
verilog
/VHDL通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter)，通常称作
QQ_778132974
·
2022-10-04 17:24
D1：Nexys4
DDR设计
fpga开发
单片机
stm32
异步FIFO的原理及
verilog
实现（循环队列、读写域数据同步、Gray Code、空满标志、读写域元素计数）
本文首先对异步FIFO的跨时钟域同步原理进行介绍，然后给出异步FIFO的
verilog
实现。文章目录异步FIFO原理代码FIFO.vBinary2Gray.vGray2Binary.
今朝无言
·
2022-10-02 21:59
数字逻辑
fpga开发
verilog
基本语法学习笔记
input和outputmodule/endmodule:表征模块的开始与结束。example：模块名可由用户指定，可包含字母、数字及下划线，需以字母开头，区分大小写assign:赋值操作关键字，该关键字后可跟一个赋值表达式，该关键字是实现组合逻辑操作的一种主要描述方式。input/output:表征该信号的方向，除输入、输出外还有一种inout（输入输出）型。多bit逻辑门对于下面5个逻辑表达式
march of Time
·
2022-10-02 21:59
计算机基础
学习
fpga开发
Verilog
学习笔记
sky视频笔记：数字逻辑回顾&HelloWorld_哔哩哔哩_bilibili一、数电基础1.组合逻辑电路逻辑输出值只和当前的输入有关比如：AND/OR/XOR/NAND/NOR/MUX/Adder/Multiplier2.时序逻辑电路逻辑输出值跟当前的输入和电路的当前状态有关保存当前状态的器件，如：触发器Flip-Flop，锁存器Latch二者区别：Flip-Flop和Latch-知乎3.逻辑值
搞IC的lucas
·
2022-10-02 21:58
日常记录
IC
学习
fpga开发
单片机
【牛客网刷题】VL1 四选一多路器
写在前面牛客网中有各类题库，其中就有FPGA/IC的
Verilog
题库，通过刷题可以巩固基础。牛客网
Verilog
题库包括基础、进阶以及企业笔试真题，并且全部免费！本系列持续更新自己的刷题历程。
Linest-5
·
2022-10-02 21:58
Verilog
fpga开发
牛客网
Verilog
数字IC
刷题
基于FPGA的通信信号源设计
verilog
实现基于FPGA的通信信号源设计要求：能够发射正弦波对发出的正弦波进行2ask，2fsk，2psk，2dpsk调制调制时用到PN序列（伪随机序列）步骤：第一步：产生两个频率不同的载波信号第二步
QQ_778132974
·
2022-10-02 21:58
D1：verilog设计
fpga开发
【FPGA教程案例90】机器视觉1——通过FPGA实现基于颜色模型的交通灯检测,使用MATLAB辅助测试
FPGA教程目录MATLAB教程目录目录1.软件版本2.基于颜色模型的交通灯检测原理3.
Verilog
实现
fpga和matlab
·
2022-10-02 21:57
★教程2:fpga入门100例
fpga开发
颜色模型
交通灯检测
FPGA教程
FPGA入门教程
Verilog
的端口连接规则
模块端口和与之链接的信号的数据类型必须遵循以下规定:1.输入端口在模块内部必须为wire形数据；在模块外部可以连接wire或者reg型数据。2.输出端口在模块内部可以为wire或者reg型数据，在模块外部必须连接到wire型数据。3.连接的两个端口位宽可以不同。veirlog中的端口类型inputoutputinout,所有的端口在声明时都默认为wire类型。reg本质是存储器，有寄存功能wire
老师好，我是刘同学
·
2022-10-02 07:53
fpga开发
实现异步复位同步释放（
Verilog
）
1.异步复位一般让复位信号低电平有效，复位信号不受时钟的控制，只要复位信号有效，那么电路就会复位。对应的写法为：always@（posedgeclkornegedgerst_n）beginif(!rst_n)xxxx;elsexxxx;endalways块中，敏感量为两个，一个是时钟信号的上升沿，一个是复位信号的下降沿，当复位信号下降沿出现时，不论时钟信号在什么状态，都执行复位。2.同步复位同步复
FPGA小学生
·
2022-09-29 15:04
FPGA笔试题
fpga
verilog
【
verilog
】同步复位&异步复位&异步复位同步释放
一、同步复位同步复位:复位在时钟上升沿进行（同步可粗略的理解为同步于时钟）二、异步复位异步复位:复位可以是时钟也可以是复位触发（即使时钟并不在上升沿，但复位信号有效也许复位）如下图所示为同步复位和异步复位的区别,图一中A的跳变由时钟的上升沿来触发，图二中A的值可由时钟的上升沿和复位的下降沿来触发。三、异步复位同步释放异步复位：复位信号不受时钟信号影响——只要是复位有效就能复位（假如约定低电平复位）
曦哥刚学c语言
·
2022-09-29 15:03
计算机组成
Verilog
异步复位同步释放_异步复位，同步释放
组合逻辑电路，没有存储功能，不需要复位信号一、同步复位和异步复位1、同步复位来看一个简单的同步复位的D触发器，
Verilog
代码如下：
哼笑
·
2022-09-29 15:33
异步复位同步释放
异步复位同步释放-
verilog
文章目录一、相关概念1.1异步复位1.2亚稳态相关1.4同步复位二、异步复位同步释放2.1异步复位同步释放器一、相关概念1.1异步复位复位什么时候有效：通常使用低电平有效异步复位：不受时钟控制，只要出现复位信号无论clk是什么状态，系统就会进行复位操作always@(posedgeclkornegedgerst_n)beginif(!rst_n)...;
zer0hz
·
2022-09-29 15:03
Verilog
verilog
异步复位、同步释放
文章目录1.同步复位的优缺点2.异步复位的优缺点3.异步复位、同步释放注：更多精彩请看：面试常问的
verilog
代码汇总一文1.同步复位的优缺点同步复位是指只有当时钟有效边沿到来时，才能进行复位。
小小verifier
·
2022-09-29 15:46
数字电路基础知识
verilog
基于Vivado和Ego1的密码锁设计
目录一．引言2二．实验环境2三．设计原理21.
Verilog
基础22.Vivado软件设计平台43.Ego1硬件实验平台4四．设计方案71.密码锁端口预设72.密码锁状态分类93.密码锁开锁逻辑104.
biyezuopinvip
·
2022-09-28 18:23
fpga开发
Vivado
Ego1
密码锁设计
课程设计
【
Verilog
刷题篇】硬件工程师从0到入门2|组合逻辑
Verilog
从0到入门2-组合逻辑前言Q1：4位数值比较器电路Q2：4bit超前进位加法器电路Q3：优先编码器电路①Q4：用优先编码器①实现键盘编码电路Q5：优先编码器ⅠQ6：使用8线-3线优先编码器
洲的学习笔记
·
2022-09-22 16:06
牛客刷题
fpga开发
Verilog
Verilog刷题
硬件工程师
FPGA
verilog
临近插值任意比例视频缩放代码
本文链接：https://blog.csdn.net/qq_46621272/article/details/126520389FPGA
verilog
临近插值任意比例视频缩放代码文章目录@[TOC](文章目录
老皮芽子
·
2022-09-22 14:56
视频处理
fpga开发
Verilog
视频缩放
图像缩放
图像处理
PCIe to CAN FPGA 工程详细说明
采用FPGA+SJA1000实现PCIetoCAN，FPGA工程详细说明包括FPGA工程创建，IP设置，
Verilog
代码编写，约束文件。FPGAVivado工程创建、步骤、
老皮芽子
·
2022-09-22 14:25
FPGA+嵌入式
fpga
verilog
pcie
sja1000
【
Verilog
刷题篇】硬件工程师进阶1|序列检测
Verilog
进阶挑战1-组合逻辑复习+时序逻辑入门前言Q1：输入序列连续的序列检测Q2：含有无关项的序列检测Q3：不重叠序列检测Q4：输入序列不连续的序列检测Q5：信号发生器总结：小白跟大牛都在用的平台前言硬件工程师近年来也开始慢慢吃香
洲的学习笔记
·
2022-09-21 09:43
牛客刷题
fpga开发
【
Verilog
刷题篇】硬件工程师从0到入门3|组合逻辑复习+时序逻辑入门
Verilog
从0到入门3-组合逻辑复习+时序逻辑入门前言Q1：数据选择器实现逻辑电路Q2：根据状态转移表实现时序电路Q3：根据状态转移图实现时序电路Q4：ROM的简单实现Q5：边沿检测总结：小白跟大牛都在用的平台前言硬件工程师近年来也开始慢慢吃香
洲的学习笔记
·
2022-09-21 09:43
牛客刷题
fpga开发
面试
javascript
verilog
实现时钟的偶数与奇数分频
偶数分频可以采用同步整数分频思路，使用摩尔状态机或者计数器（序列机）思想都可以，在这里提供一个同步7分频的摩尔状态机的实现思路：moduleclk_divide(inputwireclk,inputwirerst_n,outputwireclk_o);//==================1.同步整数分频器====================////基于摩尔状态机实现7分频(一段式状态机)同
IC2ICU
·
2022-09-18 10:12
verilog实战
fpga开发
双边沿计数器
verilog
设计（详细说明）
双边沿计数器要在时钟的上升沿和下降沿都要计数的计数器。因此需要两个计数，即上升沿计数器和下降沿计数器作为辅助，如下图：可以观察到将上升沿和下降沿计数器相加就可以得到一个双边沿计数器。比较复杂的情况是两个计数器的置位条件。现在假设我们制作一个最大值为17的双边沿计数器，如下下图所示：我们可以看出当两个加速器加到最大值时候，需要一个计数器置0，另一个计数器置1.若是在上升沿检测到加和为最大值，则将上升
IC2ICU
·
2022-09-18 10:12
verilog实战
fpga开发
verilog
实现1101序列检测器
第一种使用摩尔型有限状态机`timescale1ns/1psmodulesequence(inputin,inputclk,inputreset,outputcheck);//同步置位---reset//实现1101序列的检测器//定义状态parameteridle=0,bit1=1,bit2=2,bit3=3,bit4=4;reg[2:0]state,next_state;//组合逻辑实现转态的
IC2ICU
·
2022-09-18 10:12
verilog
verilog
【
Verilog
】SPI总线的
verilog
实现
目录一、SPI介绍二、
verilog
代码实现一、SPI介绍SPI（SerialPeripheralInterface，串行外围设备接口），是Motorola公司提出的一种同步串行接口技术，是一种高速、全双工
子墨祭
·
2022-09-18 10:40
FPGA接口篇
Verilog
fpga开发
linux
运维
FPGA学习笔记04——SPI通信
参考内容：
Verilog
硬件描述语言西安电子科技大学蔡觉平等主讲https://www.bilibili.com/video/BV1zb411s7bY?
ngany
·
2022-09-18 10:40
FPGA学习笔记
fpga
flash
verilog
【AXI4
verilog
】手把手带你撸AXI代码（四、AXI4接口的RAM设计）
一、功能说明二、测试结果三、设计讲解四、RTL代码(
Verilog
)AXI2DPRAM双口RAM同步FIFO五、能够自动比对数据的仿真代码一、功能说明该设计为一个AXI4接口的双口SRAM，支持读写最大
搞IC的那些年
·
2022-09-18 10:39
AXI实战刨析
axi
IC
fpga开发
SPI协议的
verilog
实现（spi master slave联合实现）
SPI协议介绍spi是serialperipheralinterface的缩写，即串行扩展总线。SPI是单主设备通信，总线中只有一个主设备发起通信，能发起通信的设备称为主设备。当SPI主设备想读写从设备时，首先拉低对应从设备的ss线（低电平有效）。然后发送工作麦种到时钟线上，在相应的脉冲时间上，主设备把信号发送到MOSI实现读写，同时又可以对MISO采样实现读。一般SPI通信涉及到一下术语：SCL
IC2ICU
·
2022-09-18 10:37
verilog实战
fpga开发
单片机
网络
Verilog
之并行,串行,数据类型,操作符号等相关基础归纳
本文为相关读书笔记,做个人理解之用文章目录组合逻辑电路与时序逻辑电路同步时序逻辑和异步时序逻辑
Verilog
并行语句
Verilog
串行语句
Verilog
数据类型
Verilog
的操作符号组合逻辑电路与时序逻辑电路组合逻辑
yb_voyager
·
2022-09-15 14:31
FPGA-ZYNQ
fpga开发
Verilog
代码题练手 （2-2）
上篇：
Verilog
代码题练手（2-1）应用说明将100MHz采样得到的1MHz正弦信号内插一倍；内插规则：内插当前采样值；如：100M采样12，1
在路上，正出发
·
2022-09-15 12:51
Verilog
编程题
刷题
异步FIFO
内插
DDS
system
verilog
之interface
Verilog
模块互联对
Verilog
来说，主要通过模块的端口(例化)实现模块之间的互联。
龙卷风席卷停车场
·
2022-09-15 09:55
systemverilog
systemverilog
上一页
63
64
65
66
67
68
69
70
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他