E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
System
Verilog
-Clocking
System
Verilog
-Clocking在System
Verilog
中引入时钟块是为了解决在写testbench时对于特定时序和同步处理的要求而设计的。
Lanagun
·
2022-09-15 09:21
SystemVerilog
system
verilog
-interface（定义、modport、竞争与冒险、clocking、time region）
文章目录一、使用interface有什么好处？二、interface的定义和使用方法2.1代码示例2.1.1常见interface与module连接示例2.1.2常见interface与top层连接2.2modport2.3module和interface区别2.4program与module的区别与联系2.4.1program里面不能使用always2.4.2使用program需要注意的情况2.
zer0hz
·
2022-09-15 09:51
systemverilog
systemverilog
System
Verilog
学习笔记—接口interface
目录0.interface的直观理解1.使用端口的TB与DUT通信2.使用接口的TB与DUT通信3.使用modport将interface中的信号分组4.接口中的clockingblock4.1为何要引入clockingblock？4.2clockingblock的作用5.接口信号的驱动和采样5.1接口信号的采样5.2接口信号的驱动5.3输入/出偏差input/outputskew0.interf
Verification_White
·
2022-09-15 09:20
SV学习笔记
systemverilog
system
verilog
的interface内的信号和clocking块内的信号区别与调度
参考文献1：SetupandHoldtimeandclockingblockinsystem
verilog
参考文献2：https://verificationguide.com/system
verilog
sunvally
·
2022-09-15 09:47
Design
Verification
systemverilog
interface
delta
cycle
clocking
block
System
Verilog
中interface时钟块的时序控制
system
verilog
引入了interface的概念将接口进行简化，interface中可以定义时钟块（clockingblock）来控制同步信号的时序。
kevindas
·
2022-09-15 09:47
芯片验证
System
Verilog
clocking块
注意：组合电路不能使用clocking块，组合逻辑信号的变化是立即的，不等待上升沿触发。为了便于理解clocking块的提前采样、延后驱动，做图一图二对比说明：仿真代码如下：`timescale1ns/1ps;interfaceintf;bitclk;bitsiga;clockingmon@(posedgeclk);defaultinput#1nsoutput#1ns;inputsiga;endc
Turn_vs
·
2022-09-15 09:15
SV回顾总结
fpga开发
Verilog
实现111序列检测器——Moore和Mealy型状态机实现
111序列检测器有限状态机简介电路结构'111'序列检测器Moore状态机代码实现Mealy状态机代码实现有关三段式和两段式的对比有关可重叠和不可重叠序列的对比有限状态机简介电路结构由组合逻辑电路和存储电路组成。组合逻辑可以分为C1和C2部分。经典状态机结构示意图'111’序列检测器设计一个“111”序列检测器，当输入三个或三个以上的“1”时，电路输出为1，否则为0。Moore状态机Moore状态
Bunny9__
·
2022-09-15 09:42
Verilog实验
Verilog
状态机实现交通灯控制
Verilog
利用状态机实现交通灯控制状态机状态表状态图输出代码实现功能模块测试模块仿真波形状态机在一些应用中，通常希望产生任意的状态序列，并且每个状态停留任意时间。采用状态机的设计思想实现。
Bunny9__
·
2022-09-15 09:42
Verilog实验
AMBA 3 AHB-Lite接口转换模块
Verilog
设计与验证
文章目录前言一、设计原理1.模块框图2.功能简介二、
Verilog
代码三、仿真结果总结前言AMBA中的AHB总线是我们经常使用到的一种系统总线协议。
开心就好噻
·
2022-09-14 12:06
数字IC设计
fpga开发
verilog
【System
Verilog
项目实践】1.AHB-SRAMC（AMBA总线简介）
1、简单的系统芯片结构AHB-SRAM控制器在SOC芯片上的作用是：片上内存2、AMBA总线简介AMBA：高级微控制器总线体系，是已经规范好的一种在设计上高性能嵌入式微控制器时的一种片上通信标准。系统芯片中各个模块之间需要接口来进行连接，总线作为子系统之间共享的通信链路，多个slave的话就需要进行地址空间划分。这里我们用到的为AMBA2.0标准。根据AMBA标准定义了三种不同的总线AHB:高级高
Thomas-w
·
2022-09-14 12:34
#
AHB_SRAMC
学习
【
Verilog
基础】【总线协议】AHB和AHB-Lite的区别？AMBA2.0和AMBA3.0的区别？目前常见的几种AMBA协议内容？
文章目录AHB和AHB-Lite的区别AHB-Lite（简化了AHB协议的复杂性）AHBAMBA2.0和AMBA3.0的区别？目前常见的几种AMBA协议内容？传输结束标志参考AHB和AHB-Lite的区别主要参考：AMBA总线协议（二）——一文看懂AMBA2AHB2与AMBA3AHB-Lite总线协议的区别AHB2和AHB-Lite的区别AHB-Lite（简化了AHB协议的复杂性）1、AHB-Li
ReCclay
·
2022-09-14 11:16
#
面试
校招
数字IC
FPGA图像处理 浅浅浅浅浅记
Vivado的一个工具：SystemGenerator可以直接把现有的算法生成可综合的结果，而不需要或者只需要很少的手工
Verilog
编写。
不贰洛坤
·
2022-09-13 07:01
matlab
图像处理
fpga开发
verilog
FPGA直方图均衡化 FPGA图像处理
2，
verilog
代码利用MATLAB联合modelsim仿真实现图像处理。3，实验对应技术博客讲解。4，效果展示。
「已注销」
·
2022-09-13 07:51
fpga开发
图像处理
matlab
Verilog
语法task和function不可以使用initial和always
记录一下如题，
Verilog
语法task和function不可以使用initial和always详细可参考:链接do文件内是可以调用别的do文件的，如下图----过程赋值连续赋值assign无assign
青柠Miya
·
2022-09-12 18:59
笔记
Verilog
Verilog
task 任务
文章目录语法静态task的定义静态调用示例automatic示例全局tasktask和function的区别禁止任务语法function可以对输入数据进行处理，并返回一个值，而task更通用，可以计算出多个值，可以使用output或inout参数类型，task可以包含仿真时间控制，例如@，posedge等。//Style1task[name];input[port_list];inout[port
whik1194
·
2022-09-12 18:29
Verilog
Task
Function
FPGA
任务
Verilog
function 函数
文章目录语法函数的定义函数的调用递归调用多文件调用语法function[automatic][return_type]name([port_list]);[statements]endfunction
Verilog
whik1194
·
2022-09-12 18:28
verilog
Function
函数
FPGA
CPLD
Verilog
语法：task or function
.函数与任务的不同2.task说明语句2.1task定义2.2任务的调用及变量的传递3.function说明语句3.1定义函数的语法参考文档：XilinxUG901task语句和function语句是
verilog
风中少年01
·
2022-09-12 18:28
Verilog
task
function
Verilog
任务和函数
冒泡排序verilog
Verilog
学习心得之三-----task与function的区别
task和function说明语句分别用来定义任务和函数。---特点1、利用任务和函数可以把一个很大的程序模块分解成许多小的任务和函数，便于理解和调用。2、输入、输出和总线信号的值可以传入、传出任务和函数。3、任务和函数往往还是在程序模块中在不同地方多次用到的相同的程序段。4、学会使用task和function语句可以简化程序的结构，使程序明白易懂，是编写较大模型的基本功。--task和funct
poirot12
·
2022-09-12 18:28
Verilog
task
function
Verilog
中的任务Task和函数Function
task和function说明语句分别用来定义任务和函数。利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。输入、输出和总线信号的值可以传入、传出任务和函数。任务和函数往往还是大的程序模块中在不同地点多次用到的相同的程序段。学会使用task和function语句可以简化程序的结构，使程序明白易懂，是编写较大型模块的基本功。task和function说明语句的不同点任务
Jobs-Wang
·
2022-09-12 18:55
Xilinx
FPGA
fpga开发
Verilog
练习1
牛客网VL1四选一多路器多路器一般考虑用三目运算符=A?B:C;超过2路的考虑用基本两路复用器级联timescale1ns/1nsmodulemux4_1(input[1:0]d1,d2,d3,d0,input[1:0]sel,output[1:0]mux_out);//*************code***********//wire[1:0]mux_out1,mux_out2;assignm
刘清帆
·
2022-09-12 18:54
Verilog练习
fpga开发
Verilog
语法之任务Task与函数Function
概述2、任务task2.1、任务的定义2.2、一个task例子3、函数function3.1、函数的定义3.2、一个function例子4、任务与函数的异同5、总结与参考1、概述与C语言中的函数类似，在
Verilog
孤独的单刀
·
2022-09-12 18:54
【1】Verilog语法
fpga开发
开发语言
Verilog
【FPGA/
Verilog
】 阻塞赋值与非阻塞赋值
阻塞赋值与非阻塞赋值在
Verilog
语言的学习中是非常重要的需要区分的概念。下面对二者的区别作出说明。
Electrical_IT
·
2022-09-12 18:54
FPGA
fpga开发
zynq的emio和axi_ZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试...
R语言Delphierlang
verilog
dartZYNQ入门实例——三种GPIO应用、中断系统及软硬件交叉触发调试一、前言Xlinx的ZYNQ系列SOC集成了APU、各种专用外设资源和传统的FPGA
weixin_39982933
·
2022-09-11 19:32
zynq的emio和axi
python读取
Verilog
宏定义文件
嵌入式开发过程中，需要使用python读取
Verilog
宏定义文件，这里提供一个简短的函数方便需要时使用，，这里举例说明，python读取
Verilog
宏定义文件，提取.v文件中`define宏定义废话少说
大牛攻城狮
·
2022-09-10 18:54
嵌入式系统
python读取Verilog
python读取宏定义
HDLbits exercises 1 (开头到vector5节选题)
LET'SLEARNSOMETHING:1\ANDGATE2\NORGATE3\VECTOR14\VECTORGATES5\GATES46\VECTOR47\VECTOR5LET'SLEARNSOMETHING:In
verilog
光·宇
·
2022-09-09 11:04
HDLBITS
fpga开发
大创_FPGA图像处理_
Verilog
HDL基本语法+简单的程序
1.1.简单的
Verilog
HDL模块1.1.1.简单的
Verilog
HDL程序介绍下面先介绍几个简单的
Verilog
HDL程序,然后从中分析
Verilog
HDL程序的特性。
SmallCloud#
·
2022-09-09 11:04
FPGA
现代信号处理电路设计
fpga开发
verilog
【FPGA教程案例75】通信案例1——基于m序列伪码匹配的直接序列扩频解扩通信系统FPGA实现
--------------------------------------------------------------------------------目录1.软件版本2.扩频解扩基本原理3.
verilog
fpga和matlab
·
2022-09-09 11:32
★教程2:fpga入门100例
fpga开发
FPGA教程
扩频解扩
伪码匹配滤波
m序列
ModelSim简单使用
Project1.点击File->New->Project2.输入项目名，选择项目位置，点击OK注：项目路径不要存在中文，否则会报错3.点击createNewFile，创建文件4.输入文件名，选择文件类型为
Verilog
づ七爷
·
2022-09-08 16:36
基本使用
fpga开发
（5）呼吸灯system
verilog
与VHDL编码
5呼吸灯system
verilog
与VHDL编码1本章目录1）FPGA简介2）System
Verilog
简介3）VHDL简介4）呼吸灯
verilog
编码5）呼吸灯VHDL编码6）结束语2FPGA简介FPGA
宁静致远dream
·
2022-09-08 15:58
FPGA积沙成塔
（26）计数器
verilog
与VHDL编码（学无止境）
4计数器
verilog
与VHDL编码1本章目录1）FPGA简介2）
Verilog
简介3）VHDL简介4）计数器
verilog
编码5）计数器VHDL编码6）结束语2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream
·
2022-09-08 15:58
FPGA学无止境
（127）
Verilog
HDL：设计一个优先编码器之Always case2
（127）
Verilog
HDL：设计一个优先编码器之Alwayscase21.1目录1）目录2）FPGA简介3）
Verilog
HDL简介4）
Verilog
HDL：设计一个优先编码器之Alwayscase25
宁静致远dream
·
2022-09-08 15:58
Verilog
HDL教程
fpga开发
（128）
Verilog
HDL：设计一个优先编码器之Always casez
（128）
Verilog
HDL：设计一个优先编码器之Alwayscasez1.1目录1）目录2）FPGA简介3）
Verilog
HDL简介4）
Verilog
HDL：设计一个优先编码器之Alwayscasez5
宁静致远dream
·
2022-09-08 15:58
Verilog
HDL教程
fpga开发
Verilog
代码题练手 （2-1）
下一篇：
Verilog
代码题练手（2-2）目录引言设计说明
在路上，正出发
·
2022-09-08 09:06
Verilog
编程题
刷题
异步FIFO
Verilog
`ifedf条件编译语句
一般情况下，
Verilog
HDL源程序中所有的行都将参加编译。但是有时希望对其中的一部分内容只有在满足条件才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。
三个刺客
·
2022-09-08 09:05
FPGA
fpga开发
verilog
中wire和reg类型的区别
modulecounter#(parameterCNT_MAX=25'd24_999_999)(inputwiresys_clk,inputwiresys_rst_n,outputregled_out);reg[24:0]cnt;regcnt_flag;always@(posedgesys_clkornegedgesys_rst_n)if(sys_rst_n==1'b0)cnt<=25'd0;el
三个刺客
·
2022-09-08 09:04
FPGA
fpga开发
VCS学习笔记（1）
VCS是一个高性能的、大容量的仿真工具，能够分析、编译和仿真
Verilog
、VHDL、混合HDL、System
Verilog
、OpenVera和SystemC设计描述，并提供一组仿真和调试功能来验证设计
aaaaaaaa585
·
2022-09-08 09:03
VCS
fpga开发
硬件工程
Verilog
语法练习：HDL Bits做题笔记（1）
目录前言一、GettingStarted1.1：SteponeProblemStatement:Solution:1.2、ZeroProblemStatement:Solution:前言为了更好的掌握
Verilog
105°C的饭盆
·
2022-09-07 10:15
Verilog
verilog
verilog
时钟分频设计（整合模块）
这里对之前写的时钟分频模块做了整合，整合为完整的时钟分频模块，可以进行偶分频、奇分频和半分频。接口如下：clk：输入时钟rst：复位信号adv_select：分频类型选择，0->偶分频，1->奇分频，2->半分频M：分频系数，在半分频情况下为向下取整（4.5分频->M=4）clk_out：输出时钟通过testbench进行了仿真，分别仿了4分频、9分频和5.5分频initialbeginadv_s
尼德兰的喵
·
2022-09-06 13:50
芯片前端设计
verilog
【驯服野生
verilog
-mode全记录】day2 —— 模块的例化
前言相关博文：【驯服野生
verilog
-mode全记录】day0——
verilog
-mode的安装【驯服野生
verilog
-mode全记录】day1——常用链接与基本命令模板简单例化
verilog
-mode
尼德兰的喵
·
2022-09-06 13:19
EDA工具使用笔记
fpga开发
芯片
verilog
【芯片前端】与RR调度的相爱相杀——
verilog
实现RR调度器2
前言【芯片前端】与RR调度的相爱相杀——
verilog
实现RR调度器1上篇博客把一个基本的RR调度器实现了下，然后这篇来处理其中存在的keep问题；keep问题目前已经实现的代码能够实现基本的rr调度，
尼德兰的喵
·
2022-09-06 13:18
芯片前端设计
前端
【流水线设计】以全加器为例阐述流水线设计的影响
目录流水线设计思想全加器非流水线全加器设计
Verilog
设计testbench设计仿真波形RTL视图资源使用情况流水线加法器设计
Verilog
设计testbench设计仿真波形RTL视图资源使用情况总结流水线设计思想关于流水线对于
Linest-5
·
2022-09-05 13:34
Verilog
FPGA
fpga开发
流水线
IC
Verilog
【
Verilog
刷题篇】硬件工程师从0到入门1|基础语法入门
Verilog
从0到入门1前言Q1：四选一多路器Q2：异步复位的串联T触发器Q3：移位运算与乘法Q4：移位运算与乘法Q5：位拆分与运算总结：小白跟大牛都在用的好平台！
洲的学习笔记
·
2022-09-03 14:42
牛客刷题
面试
java
fpga开发
FPGA RGB565的LCD显示屏驱动(
Verilog
)
文章目录1屏幕2行场扫描时序3分析4代码4-1产生9M驱动时钟4-2驱动部分4-3显示内容部分4-3顶层5结果5-15-26Testbench1屏幕使用像素：480*272的一块RGB565屏幕。像素时钟：9Mhz接口：lcd_bl：lcd背光lcd_rgb[15:0]：色彩值lcd_de：当计数器处于valid(有效)区域时应将其拉高，此时输出lcd_rgb[15:0]的值到屏幕的对应像素点上。
搞IC的那些年
·
2022-09-03 10:00
Verilog
verilog
fpga
【
Verilog
】inout 端口信号的使用
inout介绍芯片的许多外部引脚使用输入式来节省管脚。通常，当信号线用于双向数据传输（例如总线）时，使用inout类型。也就是说，端口同时用于输入和输出。inout通常在特定实现中通过三态门实现。三态栅极的第三种状态是高阻抗'Z'。当输入端口不输出时，将三态栅极设置为高阻抗。这样，信号就不会因为两端同时输出而出错。使用说明1.使用inout类型数据，可以这样写：inoutdata_inout;in
Linest-5
·
2022-08-30 12:00
Verilog
fpga开发
Verilog
【
Verilog
】布斯算法（Booth Algorithm）乘法器的
Verilog
实现
目录布斯算法介绍计算步骤计算流程图举个栗子
Verilog
实现设计思想
Verilog
代码TestBench代码仿真波形布斯算法介绍Booth的算法检查有符号二的补码表示中'N'位乘数Y的相邻位对，包括低于最低有效位
Linest-5
·
2022-08-30 12:29
Verilog
算法
Verilog
fpga开发
布斯乘法算法
数字IC
硅芯思见：“软约束”到底有多“软”
在System
Verilog
中，约束一般分为两种：一种称之为“硬约束hardconstraint”，这种也是我们经常使用到的约束方式，还有另外一种称之为“软约束softconstraint”，那么这个“
硅芯思见
·
2022-08-29 07:55
SystemVerilog
开发语言
【准研一学习】狂肝15小时整理的
Verilog
语言入门知识
文章目录闲言稍叙一、简介二、模块2.1模块是
Verilog
的设计实体2.2模块声明2.3模块的实例化三、
Verilog
基本要素3.1数字3.2变量3.3运算符四、
Verilog
行为语句4.1过程语句4.2
农民真快落
·
2022-08-25 15:01
准研一
ic设计
fpga开发
verilog
Verilog
基础：阻塞/非阻塞赋值
Verilog
基础：阻塞/非阻塞赋值对于具有一定软件基础的同学来说，赋值无非是将等号右边的数字赋给等号左边的变量。那么什么是阻塞/非阻塞赋值呢？
王_嘻嘻
·
2022-08-25 15:30
verilog经验之谈
fpga开发
芯片
FPGA工程师面试——RTL知识
目录1.用
VERILOG
或VHDL写一段代码，实现消除一个glitch？2.阻塞式赋值和非组塞式赋值的区别？
fpga和matlab
·
2022-08-25 15:00
★求职笔试/面试题目及知识总结
fpga开发
面试
职场和发展
FPGA面试
【FPGA教程案例57】深度学习案例4——基于FPGA的CNN卷积神经网络之卷积层
verilog
实现
-----------------------------------------------------------------------------目录1.软件版本2.卷积层理论介绍3.卷积层的
verilog
fpga和matlab
·
2022-08-25 07:47
★教程2:fpga入门100例
fpga开发
深度学习
cnn
FPGA教程
卷积层verilog实现
上一页
64
65
66
67
68
69
70
71
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他