#Verilog 第69页

硬件敏捷开发与验证方法学研讨

相比Verilog和VHDL，这些新一代HDL在语法表达能力、代码简洁程度、错误检查等方面有不小的提升

·2022-08-23 23:10

用 C 语言编写的临近缩放算法

本文链接：https://blog.csdn.net/qq_46621272/article/details/126459136用C语言编写的临近缩放算法前言在我们做verilog算法时，输出的结果是否正确

老皮芽子·2022-08-23 21:43

【Verilog HDL学习之路】第一章 Verilog HDL 数字设计总论

1VerilogHDL数字设计总论1.1几个重要的概念EDA（ElectronicDesignAutomation）电子技术自动化EDA工具类似于软件工程中的IDE（集成开发环境），能够使用VerilogHDL

XV_·2022-08-23 21:43

Syetem Verilog 用BMP图片文件产生视频流 testbench 激励代码

本文链接：https://blog.csdn.net/qq_46621272/article/details/126441071SyetemVerilog用BMP图片文件产生视频流testbench激励代码文章目录前言一

老皮芽子·2022-08-23 21:12

Syetem Verilog 将视频流输出写入 BMP 图片文件 testbench 激励代码

本文链接：https://blog.csdn.net/qq_46621272/article/details/126441149SyetemVerilog将视频流输出写入BMP图片文件testbench

老皮芽子·2022-08-23 21:12

FPGA verilog 临近插值任意比例视频缩小代码

本文链接：https://blog.csdn.net/qq_46621272/article/details/120917913FPGAverilog临近插值任意比例视频缩小代码视频分割算法。

老皮芽子·2022-08-23 21:12

System Verilog 视频缩放图像缩放 vivado 仿真

本文链接：https://blog.csdn.net/qq_46621272/article/details/126439519SystemVerilog视频缩放图像缩放vivado仿真文章目录SystemVerilog

老皮芽子·2022-08-23 21:40

基于FPGA的图像处理、机器视觉

说到FPGA设计，如果大家只局限于verilog、VHDL这些硬件描述语言，那就太狭隘了。

silverfly727·2022-08-23 18:22

【入门学习四】基于 FPGA 使用 Verilog 实现串口回传通信代码及原理讲解

可乐有点好喝·2022-08-20 15:13

基于 FPGA 使用 Verilog 实现 DS18B20 温度采集以及数码管显示项目源码

https://github.com/zcj-debug/temperature_ds18b20工程内的doc文件有整个项目的设计文档以及板上验证视频ds18b20的原理网上都有硬件只需要一块FPGA开发板以及ds18b20即可

可乐有点好喝·2022-08-20 15:13

Verilog实现IIC协议读写EEPROM

在FPGA设计中，IIC协议是一个十分常见的协议，因为几乎所有的EEPROM都是用这个协议进行读写的，此外，一些特殊场合，也会用到此协议。这里我首先给出IIC协议的中文标准文档的下载链接（不要积分），作为例子的EEPROM芯片AT24C64的官方的中英文双版本datasheet的下载链接（不要积分），此外还有本文所附源代码的下载链接（本文的源代码来自正点原子微信公众号，不是本人所写，我只是加了点注

菩提无树亦无数·2022-08-20 15:43

用verilog 实现的 i2c控制模块

verilog实现i2c控制本文涉及代码可以从下方链接下载：https://gitee.com/huangzhc3/i2c_simi2c协议首先要先学习一下i2c协议的基础，这里有一份官方文档（https

黄铚聪·2022-08-20 15:42

基于 FPGA 的以太网回环测试verilog实现UDP协议

基于FPGA的以太网回环测试verilog实现UDP协议verilog实现UDP协议：该设计使用UDP协议，首先通过串口助手接收PC发送的UDP数据包，然后提取其中的数据部分并使用UDP协议发回给PC。

QQ_778132974·2022-08-20 15:12

基于 FPGA 使用 Verilog 实现 IIC(I2C) 协议回环数据传输

目录一、IIC原理1.1概述1.2写操作1.3读操作1.4总线数据传输时间二、项目设计2.1概述2.2状态机2.3波形仿真2.3效果演示本文内容：本文主要基于一篇外文手册24AA04/24LC04B设备，采用IIC协议进行数据传输，用FPGA模拟从机24AA04/24LC04B，PC为主机进行数据传输，深入学习IIC协议一、IIC原理1.1概述根据24AA04/24LC04B手册，可以知晓该设备采

可乐有点好喝·2022-08-20 15:11

Xilinx ISE系列教程（2）：LED点灯工程、仿真、bit下载和mcs固化

文章目录1.创建工程目录2.新建ISE工程3.新建verilog源文件4.新建testbench仿真文件5.ISim功能仿真6.管脚分配和时钟约束7.bit文件生成和下载8.mcs文件生成和下载上一篇文章

whik1194·2022-08-18 17:03

基于FPGA的数字时钟verilog开发

目录一、理论基础二、案例背景1.问题描述2.思路流程三、verilog核心仿真四、仿真结论分析五、参考文献一、理论基础整个程序分为以下三大部分：·时钟控制部分，分为调整分，秒功能，秒清零功能；·暂停功能

fpga和matlab·2022-08-18 13:08

★教程2:fpga入门100例目录

未经本人允许，禁止任何形式的商业用途；3.具体事项如下：订阅MATLAB\FPGA教程说明FPGA教程+入门100例目录★基础入门1.FPGA开发软件安装2.Vivado软件基础操作★VerilogHDL

fpga和matlab·2022-08-18 13:07

Verilog语言控制Xilinx FPGA引脚demo

鉴于精力有限，虽然博主本科专业涉及到了一些硬件方面知识，但时间已经久远，所以博客的内容仅限于扫盲用，记录一下过程吧：博主这边从Xilinx着手了解，一些信息可以从官网获取。Xilinx在2020年被AMD收购。这款开发板上的FPGA芯片的信息介绍可从官网获取到https://www.xilinx.com/products/silicon-devices/fpga/artix-7.html#prod

竹叶青lvye·2022-08-15 07:11

systemverilog学习 --- 代码重用

参数化类(parameterizedclass)systemverilog也支持参数化的类。

IC2ICU·2022-08-13 13:11

verilog设计简易正弦波信号发生器_信号发生器入门手册-白皮书（上）

一提到电子测量，可能进入人们脑海的第一个东西是采集仪器，其通常是示波器或逻辑分析仪。但是，只有在能够采集某类信号时，这些工具才能进行测量。在许多情况下，这些信号是没有的，除非在外部提供信号。例如，应力测量放大器不生成信号，而只是提高其从传感器中收到的信号功率。类似的，数字地址总线上的复用器也不发起信号，而是引导来自计数器、寄存器和其它单元的信号流量。但不可避免的是，必需在连接馈电的电路之前测试放大

weixin_39756445·2022-08-12 11:42

verilog设计简易正弦波信号发生器_FPGA学习(一)——产生频率可控的正弦波

2018.5.17更新如下作为小透明，没想到随手一写的学习过程也能被看见，看到有人点赞也还是很高兴的，希望能以后自己忘了，还能来看懂，如果对大家能有所帮助，那就再好不过了。对于输出的正弦波周期有两种算法，在这里记录一下。因为和昨天使用的不是同一个文件，所以名称会和昨天的不一样，不过原理一样。另外，在仿真的时候可以不用添加约束文件，只需要仿真时可以直接跳过，如果需要下载进板子的话就必须要写了。下一篇

weixin_39610229·2022-08-12 11:12

Verilog学习笔记（二）实例/有限状态机/PWM

三、实例（一）AndGate与门AndGateassigny=a&b;修改Port名称和颜色，保存TestBench仿真CreateTest，相关的文件要保存在同一路径下，将Port连线；编译，运行，查看波形initialbegina=1'b0;//初始化输入寄存器a，b的值b=1'b0;#1a=1'b1;//延迟一个时钟，a设置高电平#1b=1'b1;//再延迟一个时钟#1a=1'b0;#1b=

Wolverin3·2022-08-12 11:11

FPGA Verilog HDL 系列实例

VerilogHDL是一种用于数字系统设计的硬件描述语言，它可用来进行各种级别的逻辑设计，以及数字逻辑系统的仿真验证、时序分析和逻辑综合。VerilogHDL是目前应用最广泛的一种硬件描述语言。

dean_gdp·2022-08-12 11:41

【FPGA教程案例51】控制案例3——基于FPGA的PWM波形产生verilog实现

------------------------------------------------------------------------目录1.软件版本2.PWM波形产生原理3.PWM波形产生Verilog

fpga和matlab·2022-08-12 11:41

verilog正弦电压PWM波产生

使用verilog语言，在quartusII平台下运行并在modelsim下进行仿真测试。

QQ_778132974·2022-08-12 11:10

基于FPGA的正弦PWM产生系统verilog实现

目录一、理论基础二、案例背景三、部分FPGA仿真四、仿真结论分析五、参考文献一、理论基础根据如下公式，首先建立simulink仿真模型：这里，主要需要设计cos模块。三个余弦输出其分别有120度的相位差。其中，各个参数值为：U1：50；U2：150；U3：时钟t；U4：1；二、案例背景pwm也即脉冲宽度调制，通过pwm，可以对脉冲带宽加以调节。对于pwm技术，自动化、电子方面的朋友更为熟悉。为增进

fpga和matlab·2022-08-12 11:09

FPGA-图像处理系列基于Sobel算法的边缘检测设计与实现

开发环境开发板：特权同学xilinxspartan6开发板开发软件：ISE14.7、modelsim10.5编程语言：verilog一、理论知识学习1.边缘检测边缘是图像的基本特征，包含了用于图像识

kelinnn·2022-08-11 15:17

FPGA图像处理 VGA时序边缘检测---sobel算子 verilog

目录1.VGA时序1.1top.v(顶层文件)1.2调用的IP核(ClockingWizard)PLL，25.175MHZ。1.3vga_driver.v(vga驱动)1.4frame_controller.v(帧控制)1.5top_tb.v(测试文件)1.6仿真图：2.利用VGA显示图像,并进行灰度变换2.1将图像数据导为.coe文件2.2调用IP核RAM,将.coe文件导入2.3修改模块2.4

不贰洛坤·2022-08-11 15:46

FPGA图像处理（一）：边缘检测

边缘检测一、图像实时采集流程1.摄像头模块1.1摄像头配置1.2摄像头数据处理2.SDRAM模块2.1SDRAM_CTRL二、VGA协议三、边缘检测算法的四个算子1.灰度化（减少计算量）1.1概念与算法1.2Verilog

Karmen_·2022-08-11 15:12

基于FPGA的串口指令帧接收与解析的verilog代码

基于FPGA的串口指令帧接收与解析的verilog代码网上的verilog串口指令帧接收与解析源码很多，但大多数都说不到点子上，对初学者来说很不友好，今天分享一个自己调通的小工程。

9527华安·2022-08-08 20:15

详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

首发自https://hifpga.com/%E9%97%AE%E9%A2%98/37599为什么要推出8b/10b编码？8b/10b最常见的是应用于光纤通讯和LVDS信号的。由于光模块光模块只能发送亮或者不亮，也就是0或者1这两种状态这种单极性码，那么这会存在一个问题，如果传输中出现较长的连0或者连1（例如111111100000000），那么接收端将没有办法正确的采样识别信号，另外还会由于单极

Shawge·2022-08-08 20:44

【Verilog】Verilog定义二维数组（2D Array）

目录定义的种类第一种赋值方法第二种赋值方法第三种赋值方法定义的种类首先看几组定义类型第一种定义一个位宽为8的data1（reg）和data2（wire）的变量。reg[7:0]data1;wire[7:0]data2;赋值方法如果要对其进行赋值等操作，可以用always块进行赋值，或者利用assign语句。第二种定义一个一维数组将内存定义为一个reg类型的一维数组，这个数组中的任何一个单元都可以通

Linest-5·2022-08-08 14:43

【FPGA教程案例44】图像案例4——基于FPGA的图像中值滤波verilog实现,通过MATLAB进行辅助验证

FPGA教程目录MATLAB教程目录--------------------------------------------------------------------------------------------------------------------------------目录1.软件版本2.图像中值滤波原理3.图像中值滤波MATLAB仿真

fpga和matlab·2022-08-03 09:08

【FPGA教程案例43】图像案例3——通过verilog实现图像sobel边缘提取,通过MATLAB进行辅助验证

FPGA教程目录MATLAB教程目录--------------------------------------------------------------------------------------------------------------------------------目录1.软件版本2.图像sobel边缘处理原理3.图像sobel边缘处理MATLAB仿真

fpga和matlab·2022-08-03 09:08

FPGA手撕代码——CRC校验码的多种Verilog实现方式（2021乐鑫科技数字IC提前批代码编程）

用Verilog实现CRC-8的串行计算，G(D)=D8+D2+D+1，计算流程如下图所示：一、分析CRC循环冗余校验码（CyclicRedundancyCheck），检错码。

jk_101·2022-08-02 22:26

【Verilog】HDLBits题解——Verification: Reading Simulations

FindingbugsincodeMux题目链接moduletop_module(inputsel,input[7:0]a,input[7:0]b,output[7:0]out);assignout=({8{sel}}&a)|({8{~sel}}&b);endmoduleNAND题目链接moduletop_module(inputa,inputb,inputc,outputout);//wireo

wjh776a68·2022-08-01 20:33

基于FPGA的自动售货机，使用Verilog进行开发，使用modelsim进行仿真，可以提供相关的设计说明。

基于FPGA的自动售货机，使用Verilog进行开发，使用modelsim进行仿真，可以提供相关的设计说明。:7750646634714417l***4

「已注销」·2022-08-01 20:31

【Verilog】Verilog设计进阶

综合就是将Verilog语言描述的行为级或功能级电路模型转化为RTL级功能块或门级电路网表的过程。

Linest-5·2022-08-01 20:31

（173）Verilog HDL：设计一个卡诺图电路之Exams/ece241 2014 q3

（173）VerilogHDL：设计一个卡诺图电路之Exams/ece2412014q31.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个卡诺图电路之Exams

宁静致远dream·2022-08-01 20:00

（181）Verilog HDL：设计一个计数器count_clock

（181）VerilogHDL：设计一个计数器count_clock1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：设计一个计数器count_clock5）结语1.2FPGA

宁静致远dream·2022-08-01 20:00

（215）Verilog HDL：状态机实现计时器

（215）VerilogHDL：状态机实现计时器1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）VerilogHDL：状态机实现计时器5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray

宁静致远dream·2022-08-01 20:00

【FPGA教程案例40】通信案例10——基于FPGA的简易OFDM系统verilog实现

---------------------------------------------------------------------------目录1.软件版本2.OFDM原理3.OFDM系统的verilog

fpga和matlab·2022-08-01 20:30

【FPGA教程案例41】图像案例1——通过verilog读取图片

教程目录---------------------------------------------------------------------------------------目录1.软件版本2.Verilog

fpga和matlab·2022-08-01 20:30

基于FPGA的自动售货机Verilog开发Modelsim仿真

部分参考代码(末尾附文件)moduleSell(inputclk,inputreset_n,inputyiyuan_set,inputwuyuan_set,inputshiyuan_set,inputok_set_r,input[3:0]good_sel,input[7:0]good_price,output[3:0]current_price,output[3:0]current_num,out

jianghuxiaoge·2022-08-01 20:30

【FPGA教程案例42】图像案例2——通过verilog实现图像二值化处理,通过MATLAB进行辅助验证

FPGA教程目录MATLAB教程目录---------------------------------------------------------------------------------------目录1.软件版本2.图像二值化处理原理3.图像二值化MATLAB仿真

fpga和matlab·2022-07-30 16:43

转【FPGA——基础篇】同步FIFO与异步FIFO——Verilog实现

参考博文:https://www.cnblogs.com/ylsm-kb/p/9068449.htmlFIFO是英文FirstInFirstOut的缩写，是一种先进先出的数据缓存器，他与普通存储器的区别是没有外部读写地址线，这样使用起来非常简单，但缺点就是只能顺序写入数据，顺序的读出数据，其数据地址由内部读写指针自动加1完成，不能像普通存储器那样可以由地址线决定读取或写入某个指定的地址。作用：FI

搞FPGA开发的Tony老师·2022-07-29 18:07

FPGA刷题——跨时钟域传输（FIFO+打拍+握手）

继续牛客网的刷题，这一部分是跨时钟域传输，有下面的几道题：FIFO的编写详见存储器篇:(2条消息)FPGA刷题——存储器（RAM和FIFO的Verilog实现）_居安士的博客-CSDN博客目录格雷码计数器跨时钟多

居安士·2022-07-29 18:05

FPGA刷题——序列检测

Verilog快速入门已经全部刷完，详见主页FPGA刷题（1）~（5）今天开始干Verilog进阶挑战，序列检测部分有4道题：目录输入序列连续的序列检测含有无关项的序列检测不重叠序列检测输入序列连续的序列检测输入序列连续的序列检测对于序列检测题目

居安士·2022-07-29 18:05

异步FIFO（verilog简单实现）

对其他网友的代码进行了改进纠正，使代码更加完整，并用vivado2020.1进行了仿真测试源代码（不到100行）：`timescale1ns/1psmoduletest#(parameterdata_width=4,depth=8,addr_width=3)(wclk,rst_w,w_en,din,w_ptr,rclk,rst_r,r_en,dout,r_ptr,fifo_empty,fifo_f

qq_42443400·2022-07-29 18:00

异步FIFO_Verilog实现

异步FIFO_Verilog实现概述：FIFO本质上还是RAM，是一种先进先出的数据缓存器(先存入的数据先取出)。

Crazzy_M·2022-07-29 18:59

推荐频道

#Verilog

硬件敏捷开发与验证方法学研讨

用 C 语言编写的临近缩放算法

【Verilog HDL学习之路】第一章 Verilog HDL 数字设计总论

Syetem Verilog 用BMP图片文件产生视频流 testbench 激励代码

Syetem Verilog 将视频流输出写入 BMP 图片文件 testbench 激励代码

FPGA verilog 临近插值任意比例视频缩小代码

System Verilog 视频缩放图像缩放 vivado 仿真

基于FPGA的图像处理、机器视觉

【入门学习四】基于 FPGA 使用 Verilog 实现串口回传通信代码及原理讲解

基于 FPGA 使用 Verilog 实现 DS18B20 温度采集以及数码管显示项目源码

Verilog实现IIC协议读写EEPROM

用verilog 实现的 i2c控制模块

基于 FPGA 的以太网回环测试verilog实现UDP协议

基于 FPGA 使用 Verilog 实现 IIC(I2C) 协议回环数据传输

Xilinx ISE系列教程（2）：LED点灯工程、仿真、bit下载和mcs固化

基于FPGA的数字时钟verilog开发

★教程2:fpga入门100例目录

Verilog语言控制Xilinx FPGA引脚demo

systemverilog学习 --- 代码重用

verilog设计简易正弦波信号发生器_信号发生器入门手册-白皮书 （上）

verilog设计简易正弦波信号发生器_FPGA学习(一)——产生频率可控的正弦波

Verilog学习笔记（二）实例/有限状态机/PWM

FPGA Verilog HDL 系列实例

【FPGA教程案例51】控制案例3——基于FPGA的PWM波形产生verilog实现

verilog正弦电压PWM波产生

基于FPGA的正弦PWM产生系统verilog实现

FPGA-图像处理系列 基于Sobel算法的边缘检测设计与实现

FPGA图像处理 VGA时序 边缘检测---sobel算子 verilog

FPGA图像处理（一）：边缘检测

基于FPGA的串口指令帧接收与解析的verilog代码

详解FPGA实现8b10b编码原理（含VHDL及verilog源码）

【Verilog】Verilog定义二维数组（2D Array）

【FPGA教程案例44】图像案例4——基于FPGA的图像中值滤波verilog实现,通过MATLAB进行辅助验证

【FPGA教程案例43】图像案例3——通过verilog实现图像sobel边缘提取,通过MATLAB进行辅助验证

FPGA手撕代码——CRC校验码的多种Verilog实现方式 （2021乐鑫科技数字IC提前批代码编程）

【Verilog】HDLBits题解——Verification: Reading Simulations

基于FPGA的自动售货机，使用Verilog进行开发，使用modelsim进行仿真，可以提供相关的设计说明。

【Verilog】Verilog设计进阶

（173）Verilog HDL：设计一个卡诺图电路之Exams/ece241 2014 q3

（181）Verilog HDL：设计一个计数器count_clock

（215）Verilog HDL：状态机实现计时器

【FPGA教程案例40】通信案例10——基于FPGA的简易OFDM系统verilog实现

【FPGA教程案例41】图像案例1——通过verilog读取图片

基于FPGA的自动售货机Verilog开发Modelsim仿真

【FPGA教程案例42】图像案例2——通过verilog实现图像二值化处理,通过MATLAB进行辅助验证

转 【FPGA——基础篇】同步FIFO与异步FIFO——Verilog实现

FPGA刷题——跨时钟域传输（FIFO+打拍+握手）

FPGA刷题——序列检测

异步FIFO（verilog简单实现）

异步FIFO_Verilog实现

verilog设计简易正弦波信号发生器_信号发生器入门手册-白皮书（上）

FPGA-图像处理系列基于Sobel算法的边缘检测设计与实现

FPGA图像处理 VGA时序边缘检测---sobel算子 verilog

FPGA手撕代码——CRC校验码的多种Verilog实现方式（2021乐鑫科技数字IC提前批代码编程）

转【FPGA——基础篇】同步FIFO与异步FIFO——Verilog实现