E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
FPGA之
Verilog
语言14___结构说明语句
FPGA之
Verilog
语言14___结构说明语句1.结构说明语句一共有4种：initial、always、task、function。
叁十叁画生
·
2021-10-03 14:27
FPGA之Verilog语言
verilog
引子——
Verilog
思考（持续更新）
1.什么是信号处理电路?它通常由哪两大部分组成?答：信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常有高速数据通道接口和高速算法电路两大部分组成。2.为什么要设计专用的信号处理电路?答：因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过程序编译后生成的机器码
叁十叁画生
·
2021-10-01 20:56
Verilog数字系统设计
verilog
System
verilog
实战----AXI DMA的简单实现
尽管Xilinx提供了AXIDMAIP核，但是，本着练习system
verilog
编码的目的，以及进一步加深对AXIDMA的理解，博主打算自己手写一个AXIDMA，(目前仅作仿真用)。
zjjxFPGAer
·
2021-08-11 17:20
FPGA
基于FPGA的CNN卷积神经网络加速器
池化层3.4卷积第二层3.5部分和3.6第一个全连接层3.7第二个全连接层4、软件设计5、系统设计6、测试7、硬件错误和问题8、结果10、可用性11、结论12、知识产权注意事项13、改进和未来工作14、
Verilog
capa_shi
·
2021-07-20 01:16
FPGA项目实践
verilog
fpga
前馈神经网络
目标检测
cnn
HDLBits之
Verilog
学习记录 Day8
1Adder1作业：给出了一个可以做16bit加法的模块add16，实例化两个add16以达到32bit加法的。一个add16模块计算结果的低16位，另一个add16模块在接收到第一个的进位后计算结果的高16位。此32bit加法器不需要处理输入进位(假设为0)和输出进位(无需进位)，但为了内部模块为了结果的正确仍要处理进位信号。(换句话说，add16模块执行16bit的a+b+cin，而顶层模块执
开始学AI
·
2021-07-08 11:09
Verilog
FPGA
fpga/cpld
Verilog
HDLBits之
Verilog
学习记录 Day7
1Threemodules(Moduleshift)作业：您将获得一个my_dff具有两个输入和一个输出的模块（实现D触发器）。实例化其中三个，然后将它们链接在一起以形成长度为3的移位寄存器。clk端口需要连接到所有实例。提供给您的模块是：modulemy_dff(inputclk,inputd,outputq);注意：要在模块内部进行连接，您可能需要先声明一些连线。注意命名连线和模块实例时，它们
开始学AI
·
2021-07-05 15:09
Verilog
verilog
FPGA
verilog
HDL实现pwm控制
用
verilog
实现PWM控制呼吸灯。呼吸周期2秒：1秒逐渐变亮，1秒逐渐变暗。系统时钟24MHz，pwm周期1ms，精度1us。
little_ox
·
2021-06-26 15:58
Vivado生成edf网表
，打平层次；3.综合策略中MoreOptions设置为-modeout_of_context，防止插入I/OBuffer;4.进行综合，进入综合后界面；5.在tclConsole命令行输入write_
verilog
-modesynth_stubyour_path
孤狼默戮
·
2021-06-26 09:58
Verilog
语言简介
什么是
Verilog
语言
Verilog
一般指
Verilog
HDL。
finlu
·
2021-06-24 06:04
verilog
中fork...join在testbench延时很有用
initialbegin........end之间的语句都是顺序执行，特别中间有延迟时间时，就是顺序累加的结果。initialfork.....join之间的语句都是并行执行的，特别是延迟时间也是并行的，不是相互累加的结果。
罐头说
·
2021-06-21 05:57
FPGA/
Verilog
设计FIR滤波器
FPGA/
Verilog
设计FIR滤波器[TOC]前言这应该是第一次的FPGA(DSP方向)的实战(也算不上)分享.也算是小班教学的其中一节课吧.话不多说,先给大家介绍一下这次要干啥先:学过信号与系统的可以直接跳过基础知识
今日你学左米啊
·
2021-06-20 12:50
优秀的
verilog
代码风格
1.参数化案例：下图是光纤接收的代码实例，系统中有5根光纤，每个光纤上传感器数据的个数和ID都不同，例如：1）光纤0上传输ID=8'h10~8'h13的4种数据；2）光纤1上传输ID=8'h14~8'h17的4种数据；3）光纤2上传输ID=8'h18~8'h1B的4种数据；4）光纤3上传输ID=8'h20~8'h24的5种数据；5）光纤4上传输ID=8'h00的1种数据。上述5根光纤接收逻辑的功能
Alliawell
·
2021-06-19 17:17
数字锁相环的FPGA实现(一)
数字锁相环的FPGA实现(一)电赛著开篇之前,感谢杜勇老师,和他所著的《数字通信同步技术的MATLAB与FPGA实现,Altera/
Verilog
版》[TOC]说到锁相环,相信大家都熟悉.锁相环路(PhaseLockedLoop
今日你学左米啊
·
2021-06-16 10:20
FPGA实习准备
技术面：首先就是自己的一个简单介绍，然后就问我懂不懂
verilog
，然后就开始了技术面了。
消失的牛奶
·
2021-06-15 17:47
2019年那些不起眼的赚钱之道
不管Xilinx还是Altera，也不管是
Verilog
还是VHDL！我懂嵌入式
500InternalServ
·
2021-06-15 00:41
Verilog
HDL 第一次实验
1、设计一个键值显示电路，以DE2板上10个拨动开关(switch)作为输入，代表0-9十个十进制数，用七段数码管显示对应的数值。moduleshowin7segment(in,seg);input[9:0]in;output[6:0]seg;reg[6:0]seg;always@(in)begin//seg={g,f,e,d,c,b,a};//0isonand1isoffif(in[9])seg
Carbin
·
2021-06-11 14:09
互联网资源
MATLAB命令总结matlab官网相关学习视频matlab命令网址makefile的讲解cmake官方文档cmake官网简明教程Tests/Tutorial就是上述教程内容的代码实现简明教程对应的中文版
verilog
小沂沂
·
2021-06-11 07:32
一些
Verilog
的小东西
一些
Verilog
的小东西[TOC]常用小模块奇数次分频modulefdiv5(inputclk,outputk_or,k1,k2);reg[2:0]c1,c2;regM1,M2;always@(posedgeclk
今日你学左米啊
·
2021-06-08 10:30
HDL4SE：软件工程师学习
Verilog
语言（七）
其实
verilog
语言中赋值语句与所谓的行为模型相关，本节我们将继续介绍赋值过程，补上上一节留下的遗憾。
饶先宏
·
2021-06-05 17:25
笔记
编程语言
verilog
c++
FPGA的设计艺术（12）使用parameter构建可重用的逻辑设计
我们在
verilog
中有两个可用的构造，它们可以帮助我们编写可重用的代码-parameter和generate语句。
李锐博恩
·
2021-06-03 23:56
#
FPGA
设计心得
[
Verilog
学习笔记]②程序设计语句和描述方式
目录一、数据流建模1.连续赋值语句二、行为级建模1.过程语句1.1initial过程语句1.2always语句块1.3过程语句使用中需要注意的问题2.语句块3.过程赋值语句3.1阻塞赋值语句3.1非阻塞赋值语句4.过程连续赋值语句5.条件分支语句6.循环语句6.1forever循环语句6.2repeat循环语句6.3while循环语句6.4for循环语句三、结构化建模1.模块级建模2.门级建模一、
RealWeakCoder
·
2021-05-28 16:20
Verilog
verilog
ZYNQ PS + PL异构多核案例开发手册之1axi_gpio_led_demo案例
案例使用BlockDesign+
Verilog
语言方式进行开
Tronlong创龙
·
2021-05-28 14:56
工业级核心板
TMS320C6678
linux
嵌入式
核心板
异构多核
Vivado 2019.1 使用教程
Verilog
零基础入门Vivado下的仿真入门端口模块和端口抽象成输入、处理、输出的模型。
繁星伴晚安
·
2021-05-22 16:19
计算机组成原理
Verilog
参数例化时自动计算位宽的函数
在工程中，参数化设计是非常常见的。模块接口的位宽，常见的有8位、16位、32位、64位和128位等；虽然功能相同，仅因为位宽不同，就要另外写一个模块，那设计工作就很繁复了。为此，我们可以采用参数化来实现，即用parameter来定义常数。但是参数化会遇到一个问题，就是某些信号的位宽跟此参数有着密切的关系。例如，我们可以使用parameter来定义FIFO的深度，但是表示FIFO深度的信号usedw
吉大秦少游
·
2021-05-21 15:12
HDL与FPGA
verilog
FPGA基础（1）
verilog
语法
图片发自App1、beginend顺序语句块，forkjoin并行语句块。2、=是阻塞赋值，顺序执行，<=是非阻塞赋值，同时执行，可通过在语句块或语句内添加延时的方式是的语句有次序的执行。3、时序控制分为：延时控制、事件控制事件控制：边沿触发事件控制、电平敏感事件控制。边沿触发：posedge（上升沿）或者negedge（下降沿）触发，主要是时钟或者clk信号等；电平敏感：wait（条件）判定条件
BadRosoul
·
2021-05-21 10:58
密码
“刚才的事，吓了你的话，对不起好好休息啊，怕你太累了，明天聊好吗”冷薇脑子里混杂着
Verilog
源代码和认识杨琛后的
青衿紫衫
·
2021-05-20 03:28
【FPGA】初学FPGA——（基于
verilog
）串口发送和接收模块实例详解
【FPGA】初学FPGA——（基于
verilog
）串口发送和接收模块实例详解串口原理波特率计算串口发送串口接收串口原理首先我们得直到串口是怎样进行通信的。
原来是君吖~
·
2021-05-19 21:14
FPGA
Vivado
初学者
verilog
fpga
串口通信
基于
Verilog
的按键控制LED灯
按键控制LED灯原理图程序设计`timescale1ns/1psmodulekey_led(inputsys_clk,inputsys_rst_n,input[3:0]key,outputreg[3:0]led);reg[23:0]cnt;reg[1:0]led_control;//定义一个计数器计算led变化的时间always@(posedgesys_clkornegedgesys_rst_n)
傻童:CPU
·
2021-05-18 22:18
FPGA
其他
自定义移位寄存器模块
快速定位自定义移位寄存器模块
Verilog
代码Testbench文件仿真结果自定义移位寄存器模块前几日想着整理下之前写的FPGA图像处理的一些模块，如高斯滤波、边沿检测，形态学滤波等的模块，重新巩固下相关的知识点
芯青年0
·
2021-05-17 10:15
FPGA
fpga
verilog
Verilog
功能模块——符号位扩展
一.模块功能与应用场景模块功能：符号位扩展应用场景：DDR等存储器通常是32/64位的，数据需要转为合适的位数再存入。二.模块框图与使用说明输入和输出都是二进制补码，补码的符号位扩展就是补最高位即符号位即可。三.模块代码/**@Author:XuDakang*@Email:
[email protected]
*@Date:2021-05-1409:50:48*@LastEditors:XuDaka
正直的阿康
·
2021-05-14 23:55
Verilog
补码
符号位扩展
二进制
Verilog
verilog
FPGA应用篇【2】比特币SHA256算法实现——挖矿自动化
（没错我不是只会做
Verilog
部分内容）FPGA应用篇【2】比特币SHA256算法实现
起魔
·
2021-05-14 14:50
FPGA
FPGA
Python
区块链
比特币
挖矿
学了一段时间的
Verilog
总结一
Verilog
学习笔记一有关模块代码的学习1.16位半加器2.测试电路一3.4bit相等比较器4.1bit全加器5.8bit单向总线缓冲器6.带同步清零的约翰逊移位计数器7.Case实现4选1多路选择器
Monoit
·
2021-05-14 08:12
期末复习系列
笔记
verilog
fpga
How to use signed variable in System
Verilog
Author:monokentExample1In
verilog
,signeddataisintheformoftwo'scomplement.Inthisexample,wedeclarevariableas"signed"type
monokent
·
2021-05-13 20:29
基于FPGA的小波变换的
verilog
实现和硬件测试，使用quartusii平台
1.问题描述：基于FPGA的小波变换的
verilog
实现和硬件测试，使用quartusii平台2.部分程序：`timescale1ns/10ps////Company://Engineer:////DesignName
fpga&matlab
·
2021-05-12 22:42
FPGA
板块20:小波变换处理
小波shint
verilog
fpga
数字集成电路设计流程
前端设计：1.设计输入确定芯片的具体逻辑功能，设计合理的算法（如有必要，可将芯片划分子模块），使用HDL语言（常用VHDL或
Verilog
）描述芯片（模
古城阳光
·
2021-05-09 20:39
Verilog
语言注意事项
目录一.基本格式二.端口三.逻辑操作符四.连续赋值语句五.关键字+标识符六.其他(1)注释一.基本格式模板module模块名（模块端口名表）；模块端口和模块功能描述endmodule注意【1】基本模块都以module开头。【2】模块名组好与实现的功能接近，比如4位加法运算为add4。【3】模块端口列表必须包含该模块的所有输入、输出和双向端口名，其用逗号隔开，记得在括号外面加分号。【4】endmod
jtwty
·
2021-05-09 14:05
计算机组成
verilog
HDL4SE：软件工程师学习
Verilog
语言（一）
1引言1.1
Verilog
语言的基本概念建议软件工程师，特别是嵌入式或者驱动软件设计方面的工程师，对硬件应该有一定的了解。
饶先宏
·
2021-05-08 22:39
笔记
编程语言
verilog
面试宝典[6]-常见其他问题
Part.6常见其他问题1：
verilog
运算符2：function和task区别3：什么是”线与”逻辑,要实现它,在硬件特性上有什么具体要求?4：有四种复用方式，频分多路复用，写出另外三种？
Yuhan尽量笑不露齿
·
2021-05-08 03:32
Verilog
功能模块——取滑动平均值
一.模块功能与应用场景模块功能：对输入信号取滑动平均值。滑动平均值：又名移动平均值，在简单平均值的基础上，通过顺序逐期增加新数据、减去旧数据求算移动平均值，借以消除偶然变动因素。参考百度百科：滑动平均法应用场景：对平均值会变化，但变化速度较慢的信号求平均值数字滤波中去除信号的直流偏置二.模块框图与使用说明参数N表示求N个点的平均值，参数DIN_WIDTH控制输入信号位宽。注意：din与din_va
正直的阿康
·
2021-05-06 21:32
Verilog
verilog
systemverilog
功能模块
滑动平均值
VGA行场同步电路
Verilog
描述
参考《FPGAPrototypingBy
Verilog
Examples》modulevga_sync(inputclk,reset,outputhsync,vsync,video_on,p_tick,output
理工奇
·
2021-05-05 18:47
Verilog
功能模块——降采样
一.模块功能与应用场景模块功能：对输入信号进行降采样。应用场景：输入数据量太大，后级难以处理，需要减小信号量而不丢失关键信息二.模块框图与使用说明参数DOWN_SAMPLING_TIME控制降采样倍数，参数DIN_WIDTH控制输入信号位宽。注意：din与din_valid应对齐clk应就是din与din_valid产生的时钟，这是为了保证一个有效数据din_valid只持续一个时钟周期的高电平三
正直的阿康
·
2021-05-05 16:25
Verilog
verilog
systemverilog
降采样
功能模块
Verilog
语法小结
建模方式数据流建模assignadd=a+b;//通过跟踪数据流来改变信号，常见于wire型变量行为级建模initial//用于仿真always@(list)//用于综合beginend结构化建模通过调用底层逻辑模块来进行电路描述，值得注意的是：底层模块中有参数时，可通过顶层模块修改底层模块的参数modulepara1(C,D);//declaretionamodulewithparamaandb
谁是我的小超人
·
2021-05-04 16:39
笔记：路科V0第4节——SV及UVM概述
System
Verilog
是IEEE1364-2005
Verilog
标准的扩展。此扩展既包含了用来实现可综合设计的设计语言特性，也包含了用来对大型设计做验证的验证语言特性。
黄昏时分
·
2021-05-03 20:52
路科v0
SV
数字验证
芯片
systemverilog
Hummingbirdv2 E203 仿真排坑之路
这里有两个坑：第一次用20.04，最后在运行makerun_testSIM=i
verilog
的时候，老是出现lxt2supportdisabledsincezlibnot
远影孤帆2
·
2021-05-03 20:19
FPGA应用篇【1】比特币SHA256算法实现——核心RTL
继承上一篇中的硬件设计，本篇文章将继续进行比特币矿机的硬件描述RTL代码的设计，语言
Verilog
。
起魔
·
2021-05-03 16:54
FPGA
FPGA
Verilog
比特币
区块链
挖矿
System
Verilog
OOP 全是干货！
分享笔记，一张大图涵盖绝大部分System
Verilog
OOP干货！
黄埔数据分析
·
2021-05-02 12:54
sv
理理System
Verilog
多线程
多线程概念在介绍System
Verilog
语言支持的多线程开发之前，有必要先来看看一些基本概念，什么是多线程，以及为什么在芯片开发或者验证
黄埔数据分析
·
2021-05-02 12:00
sv
【数电】
Verilog
GDL 语言
目录：新建的时候：查看波形的时候。查看原理图：后缀是bsf这个是看RTL的组合器件图：后缀是bdf期中考试，触发器以及之前的内容。File->NewProject->新建的时候：查看波形的时候。双击左边空白然后list然后>>。然后ok基本的波形仿真这个C是换周期的。调成30或者40查看原理图：后缀是bsf这个要先编译成功。这个是看RTL的组合器件图：后缀是bdf空白处，右键insertsymbo
Zero_Adam
·
2021-04-29 16:47
Verilog
GDL
Quartus||的安装教程
6e7c665f7375a417866f8fb8.htmlhttp://www.swarthmore.edu/NatSci/echeeve1/Ref/embedRes/QQS_V/QuickQuartus
Verilog
.html2
zjh3029
·
2021-04-29 06:20
FPGA实现正弦波加和及滤波（Vivado实现，内含IP核调用）
题目要求老师给了我一道题，让我用
Verilog
编写出来：通过100M时钟产生3M、5M和20M正弦波，并将产生的三个不同频率的正弦波加在一起，然后从这个和信号中将20M正弦波提取出来。
篝火嘶鸣
·
2021-04-27 22:14
Verilog
fpga
上一页
71
72
73
74
75
76
77
78
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他