E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
基本语法之运算符（三）
运算符分类运算符按功能分为9类：算术运算符逻辑运算符关系运算符等式运算符缩减运算符条件运算符位运算符移位运算符位拼接运算符运算符按操作数的个数分为3类：单目运算符：带一个操作数逻辑非！，按位取反~，缩减运算符，移位运算符双目运算符：带两个操作数算术，关系，等式运算，逻辑，位运算符的大部分三目运算符：带三个操作数条件运算符算术运算符：算术运算符算术运算符说明+加-减*乘/除%求模进行整数除法时，结果
又菜又爱喝
·
2023-04-02 13:46
Verilog
fpga开发
verilog
Verilog
基础语法--运算符【常用的几种】
概述主要复习常用的一些运算符逻辑运算符逻辑与：&&【双目运算符】逻辑或：||【双目运算符】逻辑非：！【单目运算符】其中，！的优先级要大于&&和||关系运算符：有4个：>，>=，>，如a>>n，相当于a除以2^n移位操作时一般用0来填补空出来的地方位拼接操作符：符号：{}经常用于寄存器的移位操作，比如：reg[7:0]shift;reg[1:0]a;shift<={shift[5:0],a};通过这
小勇study
·
2023-04-02 13:44
Verilog语法复习
fpga开发
fpga
verilog
中的操作符
verilog
中的操作运算符如下：1，算数操作符；2，关系操作符；3，相等操作符；4，逻辑操作符；5，按位操作符；6，归约操作符；7，移位操作符；8，条件操作符；9，连接操作符；10，赋值操作符；下面做详细介绍
数字积木
·
2023-04-02 12:39
Verilog
HDL中位运算符、逻辑运算符和缩减运算符的区别
文章目录前言一、单目运算符、双目运算符和三目运算符二、位运算符三、逻辑运算符四、缩减运算符五、总结前言我们在学习和理解
Verilog
HDL中的一些运算符的意义时，可能会对一些运算符的使用产生混乱，因此本文整理了
打工人axing
·
2023-04-02 12:50
Verilog
HDL系列文章
fpga开发
Verilog
HDL——运算符
1.1逻辑运算符在
Verilog
HDL语言中有三种逻辑运算符：1）&&逻辑与；2）||逻辑或；3）！逻辑非。“&&”和“||”是双目运算符，它要求要有两个操作数，如（a>b）&&(bb）。
~Old
·
2023-04-02 12:49
fpga
verilog
Verilog
的运算符及优先级
Verilog
运算符按功能可以分为八类。
Doreen Zou
·
2023-04-02 12:16
FPGA基础学习
fpga开发
位运算符
verilog
>是移位运算符,x<<y的意思就是把x按照位左移y位。比如x=11001010,y=2那么x<<y=1100101000.
rrr2
·
2023-04-02 12:14
verilog
Verilog
按位运算和逻辑运算
或运算符（|），与运算符（&）使用按位运算和逻辑运算的写法不同。以或运算符为例。按位或为（|），逻辑或为（||）。特别注意，按位取反为（~），逻辑取反为（！）上方为按位或，将ab两个向量进行按位或运算。中间为逻辑或，ab两个向量自己会先进行每位的或运算并分别得到一个一位的值，再进行逻辑或。
onesway2018
·
2023-04-02 12:10
Verilog
硬件工程
Verilog
的运算符
目录1、算术运算符2、关系运算符3、逻辑运算符4、条件运算符5、位运算符6、移位运算符7、拼接运算符8、运算符的优先级
Verilog
中的运算符按照功能可以分为下述类型：1、算术运算符、2、关系运算符、3
小默haa
·
2023-04-02 12:24
FPGA
verilog
运算符
FPGA实现基于SPI协议的Flash驱动控制（全擦除、页擦除、读数据、页写、连续写—地址写）
摘要本论文使用
Verilog
HDL硬件描述语言，结合野火可以FPGA征途Pro开发板，实现了SPI通信协议的全擦除，扇区擦除，读数据，页写，连续写的驱动设计。
Joney Feng
·
2023-04-02 12:19
fpga开发
Verilog
运算符简介
这篇文章将讨论如何在
verilog
中使用不同的运算符，这些运算符提供了一种在
verilog
设计中处理数字数据的方法。
孤独的单刀
·
2023-04-02 12:18
技术文档翻译
fpga开发
Verilog
FPGA
异步FIFO的
verilog
代码实现（包含将满和将空逻辑）
转自：https://www.cnblogs.com/lyc-seu/p/12439203.html代码参考来源：CliffordE.Cummings,"SimulationandSynthesisTechniquesforAsynchronousFIFODesign".https://www.cnblogs.com/IClearner/p/6579754.html（一）异步FIFO简介使用场景：
瓶盖er~
·
2023-04-02 10:20
数字IC虚拟机
【正点原子FPGA连载】第七章
Verilog
HDL语法 -摘自【正点原子】新起点之FPGA开发指南_V2.1
1）实验平台：正点原子新起点V2开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6097589511132）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-300792-1-1.html3）对正点原子FPGA感兴趣的同学可以加群讨论：9942440164）关注正点原子公众号，获取最新资料更新第七章Ver
正点原子
·
2023-04-02 10:17
正点原子
嵌入式
fpga开发
【
Verilog
】组合逻辑电路 -- 程序设计及应用
文章目录数据选择器2选1数选器always描述4选1数选器8选1数选器数字加法器4位的串行进位加法器4位的并行进位加法器设计计数/定时器32位加减计数器32位加减计数器实现数码管显示整合实现数据选择器2选1数选器设计原理：2选1数据选择是指经过选择，把两个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器，他的作用相当于单刀双掷开关源程序modulemux21(inp
秃头仔仔
·
2023-04-02 10:15
数字芯片研发
#
Verilog
fpga开发
Verilog
数字芯片研发
数据选择器
超前进位加法器
Verilog
的基本用法
目录1.数制的字母表示2.位拼接运算符：3.仿真精度`timescale1ns/1ps4.`define的使用5.异或运算符6.小数的二进制表示7.单端信号转差分信号8.bt1120格式中的同步码EAV、SAV9.原码、反码、补码10.二进制数的加减乘除10.1二进制数的加减法10.2二进制数的乘法11.&、&&以及单目运算符（&）的区别12.“+：”、“-：”语法13.`ifdef语法14.bm
XPii
·
2023-04-02 10:14
vivado
verilog
verilog
条件运算符注意事项
条件运算符表达式：cond_expr?expr1:expr2;如果cond_expr为真（即为1），选择expr1;如果cond_expr为假（即为0），选择expr2;如果cond_expr为x或z,结果将按以下逻辑expr1和expr2按位操作的值：0与0得0，1与1得1，其余情况为x.如下所示：wire[2:0]result=cond_expr?expr1:expr2;问：expr1=100
可爱的IC
·
2023-04-02 10:13
verilog
常用
Verilog
运算符及表达式
Verilog
运算符及表达式1.算数运算符：加、减、乘、除、取余（+、-、*、/、%）；2.赋值运算符：非阻塞赋值、阻塞赋值（=、、=、>）；8.拼接运算符：位拼接（{}）；常用运算符说明算术运算符：＋
电子白
·
2023-04-02 10:09
fpga开发
verilog
Verilog
组合逻辑和时序逻辑的比较
Verilog
HDL语言分为面向综合和面向仿真两大类语句，且可综合语句远少于仿真语句，读者可能会有可综合设计相对简单的感觉。
Ryan_fpga
·
2023-04-02 09:00
verilog基础
fpga开发
数字电路基础实验
Verilog
代码编写（1）组合逻辑
学习并掌握
Verilog
HDL为FPGA等的学习提供基础，基于课堂上刚学完的数字电路逻辑，现利用
Verilog
语言进行对数字电路中的常见电路进行描述，从中加深对数字电路逻辑的理解以及对
Verilog
的熟练应用
滇西电子练习生
·
2023-04-02 09:57
Verilog
verilog
Verilog
学习之路（6）— 组合电路的设计
在使用
Verilog
设计中组合电路的描述方法主要有四种：真值表、逻辑代数、结构描述、抽线描述。设计如下电路为例：设计一个3裁判表决电路，当两个或两个以上裁判同意时，判决器输出1，否则输出0。
Willliam_william
·
2023-04-02 09:21
Verilog
fpga开发
Verilog
实现一些简单组合逻辑
加法器（4位）代码：//4位加法器modulejiafaqi(X,Y,sum,C);//4位加法器input[3:0]X,Y;output[3:0]sum;outputC;assign{C,sum}=X+Y;endmodule测试代码：//4位加法器测试代码modulejiafaqi_tb();wire[3:0]sum;reg[3:0]X,Y;wireC;initialbeginX=4'b0010
阿巴阿阿巴巴巴巴
·
2023-04-02 09:43
verilog
verilog
fpga
Verilog
中的运算符
1.算术操作符①加法（+）；减法（-），乘法（*），除法（/），取模（%）；注：算术操作结果的位宽：算术表达式结果的长度由最长操作数决定，在赋值语句下，算术操作结果的长度由操作左端目标长度决定。2.关系操作符①大于,小于，大于等于和小于等于。如果不等式成立，输出结果为真，如果不等式不成立，则输出结果为假。3.相等关系操作符：①共有四种相等关系操作符：等于==，不等！=，全等===，非全等！==。②
iSupreme
·
2023-04-02 09:08
初识Verilog
Verilog
HDL（五）:组合逻辑(always和assign)与时序逻辑
组合逻辑1.概念：从电路本质上讲，组合逻辑电路的特点是输出信号只是当前时刻输入信号的函数，与其他时刻的输入状态无关，不涉及信号跳变沿的处理。无存储电路，也没有反馈电路。2.描述：（1）always模块的触发事件为电平敏感信号电路：always模块中的信号必须定义为reg。例：实现一个两输入比较器，输入分别为d1,d2,输出为f1,f2,f3。modulecompare_demo(d1,d2,f1,
兜-兜
·
2023-04-02 09:06
Verilog
HDL
Verilog
组合逻辑 UDP
与非门实例组合逻辑UDP中，状态表规定了不同的输入组合和相对应的输出值，没有指定的任意组合输出值为x。一个简单的与非门UDP可以表示如下：primitivenand_my(out,a,b);outputout;inputa,b;table//ab:out;00:1;01:1;10:1;11:0;endtableendprimitive如上一节所阐述，端口列表和声明部分可以改为：primitiven
Elanie1024
·
2023-04-02 09:58
开发语言
Verilog
实现组合逻辑电路
在
verilog
中可以实现的数字电路主要分为两类----组合逻辑电路和时序逻辑电路。组合逻辑电路比较简单，仅由基本逻辑门组成---如与门、或门和非门等。
孤独的单刀
·
2023-04-02 09:26
技术文档翻译
Verilog
fpga开发
Xilinx
altera
IC
FPGA纯
verilog
实现RIFFA的PCIE测速实验，提供工程源码和QT上位机
目录1、前言2、RIFFA理论基础3、vivado工程详解4、上板调试验证并演示QT上位机源代码QT源代码解析5、福利：工程代码的获取1、前言PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用，比如Xilinx的XDMA，这种IP直接集成了PCIE
9527华安
·
2023-04-01 22:36
菜鸟FPGA
PCIE通信专题
菜鸟FPGA图像处理专题
fpga开发
qt
RIFFA
PCIE
图像处理
verilog
搭建单周期CPU与流水线CPU
目录实现功能与搭建环境介绍单周期CPU整体框图具体代码顶层模块取值译码执行访存写回流水线CPU整体框图前置知识及思路探讨如何让流水线流起来~Hazard_detect模块Jump_CU模块实现功能与搭建环境介绍本项目基于miniRISC-V指令集，实现其中的18条指令。工具：vivado2018.3最终实现单周期CPU频率为25MHz，流水线CPU停留在理论阶段（呃），欢迎探讨：单周期CPU整体框
海心巧克力
·
2023-04-01 17:48
fpga开发
verilog
经验分享
基于MIPS的五级流水线微处理器（CPU）设计、modelsim仿真通过、
verilog
编写
基于MIPS的五级流水线微处理器（CPU）设计摘要本设计为一个五级流水线CPU，此CPU结构为MIPS结构。流水线CPU与单周期和多周期CPU相比较，提高了指令的执行速度，改善了CPU的整体吞吐率，提高了CPU的性能。流水线CPU相对单周期CPU和多周期CPU，硬件设计上也更复杂，并且还有许多使流水线断流的因素。在设计中，重点解决影响流水线的数据相关、结构相关、控制相关，做到充分流水。获取veri
chuanyi_wang
·
2023-04-01 17:16
FPGA开发
fpga开发
流水线乘法器的
verilog
设计
verilog
的设计代码如下：`timescale1ns/1nsmodulemulti_pipe#(parametersize=4)(inputclk,inputrst_n,input[size-1:0
IC2ICU
·
2023-04-01 17:14
verilog
fpga开发
Verilog
实现流水线
如图实现这样一个流水线代码分别为src.v,weight.v,araddr.v,araddr_top.vsrc.v:weight.v:araddr.v顶层：araddr_top.vtestbench文档结构：flist.fMakefile运行makecomp即可得到fsdb波形运行makeverdi打开波形满足流水线要求。仅供记录。
全村的希望7
·
2023-04-01 17:11
FPGA
数字IC
fpga开发
用
Verilog
搭出RISC-V架构单周期CPU
单周期CPU设计目录一、前言（一些废话）二、知识预备三、整体构造图及开发板型号四、将CPU工作分解 4.1取指（IF） 4.1.1PC模块 4.1.2NPC模块 4.1.3IROM模块 4.2译码（ID） 4.2.1CU模块 4.2.2RF模块 4.2.3SEXT模块 4.3执行（EXE） 4.3.1ALU模块 4.4访存（MEM） 4.4.1DRAM模块 4.5写回（WB） 4
LYZ832
·
2023-04-01 16:08
单周期CPU
RISC-V
fpga开发
计算机体系结构与RISC-V学习（一）——
verilog
HDL学习
目录
Verilog
学习1、
verilog
语法与要素1.1、
Verilog
结构1.2、
Verilog
语言要素1.3、常量1.4、字符串1.5、数据类型1.6、参数1.7、向量1.8、运算符2、
Verilog
黄焖鸡米饭憨憨
·
2023-04-01 16:56
risc-v
verilog
【使用
verilog
、五级流水和MIPS指令集设计CPU】
内容大概描述设计思想设计内容设计处理器的结构和方法处理器的操作过程代码测试部分总结参考文献备注大概描述参考《自己动手写CPU》这本书，这本书算是手把手教学写CPU，比较适合初学者。这里完成五级流水结构的处理器，实现70条左右的指令，基本实现全部整数指令，开发工具是Vivado。设计思想设计的处理器是五级流水处理器，取指，译码，执行，访存，回写。(1)取指:取出指令存储器中的指令，PC值递增，准备取
dearzcs
·
2023-04-01 16:23
嵌入式相关
fpga开发
2022 buaa CO P5(
Verilog
实现流水线CPU)
2022buaaCOP5bypsfott我的CPU整体架构设计说明：处理器应支持如下指令集：{add,sub,ori,lw,sw,beq,lui,jal,jr,nop}。处理器为五级流水线设计。总得来说，搭建流水线CPU具体步骤为实现数据通路及控制模块，实现转发、暂停工程模块定义：为了实现流水线CPU的功能，我设计了如下模块，分别为F_IFU,D_CMP,D_EXT,D_GRF,D_NPC,D_R
psfott
·
2023-04-01 16:41
2022
buaa
CO
fpga开发
单片机
嵌入式硬件
用
Verilog
搭建RISC-V架构流水线CPU
目录一、前言（一些废话）&单周期CPU传送门二、流水线特性解析 2.1为什么我们需要流水线？ 2.2流水线思想以及示意图三、理想流水线预备知识 3.1单周期CPU知识 3.2寄存器（触发器）四、理想流水线关键部件&划分 4.1流水线寄存器 4.2流水线划分 4.3流水线寄存器存些什么？五、流水线实现 5.1大致示意图 5.2小技巧：阶段变量命名方式 5.3流水线寄存器部分代码 5.4理想流水线的局
LYZ832
·
2023-04-01 16:35
RISC-V
流水线CPU
fpga开发
计算机组成原理课设mips,BUAA_CO: 2017级北航计算机学院计算机组成原理课程设计(MIPS CPU)...
北航计算机学院计算机组成原理课程设计P0项目名称：部件及状态机设计(Logisim)课下测试(PW):搭建CRC校验码计算电路，ALU，正则表达式匹配课上测试(PT):Logisim完成部件及FSM设计P1项目名称：部件及状态机设计(
Verilog
-HDL
好好讲话就好好
·
2023-04-01 10:47
计算机组成原理课设mips
xilinx FPGA usb模块的使用（VHDL）
此次实例中，使用的是小梅哥的xilinxa7系列200t的开发板，其中自带一个usb2.0模块，然后根据他的基于slavefifo的fpga数据回环实验改编，主要是小梅哥的例程是基于
verilog
的，以及是自己编写的一个
坚持每天写程序
·
2023-03-30 20:30
FPGA
VHDL
VIVADO
fpga开发
verilog
中关于always语句嵌套task执行顺序和@（posedge clk）执行方式的问题
首先明确一个事实always@（posedgeclk）中的任务没有执行完的情况下是不会在下一个时钟上升沿到来的时候再次重复执行的再明确另一个事实在前面不带always的情况下，@（posedge）仅会按顺序执行一次。taskshift_in;output[7:0]shift;begin@(posedgescl)shift[7]=sda;@(posedgescl)shift[6]=sda;@(pos
whh946
·
2023-03-30 09:15
verilog
verilog
Verilog
HDLBits 第五期：2.4Procedures
目录前言2.4.1Alwaysblocks(combinational)(Alwaysblock1)AbitofpracticeSolution：2.4.2Alwaysblocks(clocked)(Alwaysblock2)AbitofpracticeSolution：2.4.3Ifstatement(Alwaysif)AbitofpracticeSolution：2.4.4Ifstatemen
zzw_zhui
·
2023-03-30 09:11
HDLbits
嵌入式硬件
verilog
fpga开发
硬件
fpga
【
Verilog
】一、
Verilog
的always使用
【
Verilog
】一、always使用有不足请各位观众老爷批评指正~零、背景知识组合逻辑：输出仅与当前输入有关（没有记忆）时序逻辑：输出与当前输入、之前输入有关（有记忆）一、
Verilog
HDL模块的模板
曦哥刚学c语言
·
2023-03-30 09:02
Verilog
always
h.265/HEVC解码器
verilog
实现
分享自己几年之前写的h265解码器的代码，代码全部分享于github上，点击链接进去，https://github.com/tishi43/h265_decoderc参考代码在https://github.com/tishi43/h265_c_reference同时分享另一个年代比较久远的h264解码器，大概有10年了，起初是作为我表弟课题来做的，绝大部分由我的表弟完成。在Altera还统治FPG
tianqishi
·
2023-03-30 08:45
h.264
verilog
笔记：
verilog
HDL学习笔记2--组合逻辑与时序逻辑
verilog
HDL学习笔记2–组合逻辑与时序逻辑一、组合逻辑1.wire和regreg：寄存器类型，通常是对存储单元的描述，在下一个触发机制到来之前保留原值，用always描述wire：线网型类型，相当于实际的连接线
抽到SR也不容易啦
·
2023-03-30 08:39
fpga开发
【新手向】
Verilog
中 判断语句 的执行时序总结
一、时序逻辑有两个触发器，一个作为计数器使寄存器cnt自加，另一个判断cnt的值并作出响应。always块中的时序逻辑电路基本拓扑如下图所示，由两个触发器级联构成。上述两个always块的过程都是在同步时钟下进行的时序逻辑电路。由触发器的特性可知，在时序电路1中判断时序电路2的状态值，判断的永远是时序电路2的上一个时钟周期所对应的值。所以可以由此结论推断各判断语句对应的触发时间。（cnt初始等于0
锤王马加爵
·
2023-03-30 08:37
HDL专栏
#
FPGA
fpga/cpld
fpga
verilog
VGA (一)原理 时序及
verilog
仿真
硬件原理采用DB15的及接口，主要5根VGA信号线，两根I2C通讯线。5根VGA信号线是V_SYN,H_SYN分别是场同步和行同步走的是3.3V的信号，R,G，B分别是红绿蓝三基色信号。R,G,B三基色信号走的是模拟电平，峰峰值规定在0-0.714V，输入阻抗是75欧。另外两根I2C通讯线就是用来和VGA显示器协调所支持的分辨率。DA转换用电阻网络进行分压达到DAC效果。1，R,G,B分别对应4个
rrr2
·
2023-03-30 08:05
verilog
（11）
verilog
语言编写8路分配器
2.10
verilog
语言编写8路分配器2.10.1本节目录1）本节目录；2）FPGA简介；3）
verilog
简介；4）
verilog
语言编写8路分配器；5）本节结束。
宁静致远dream
·
2023-03-30 08:21
FPGA积沙成塔
FPGA_电机控制（
Verilog
）
FPGA_电机控制（
Verilog
）
Verilog
HDL之步进电机驱动控制步进电机的用途还是非常广泛的，目前打印机，绘图仪，机器人等等设备都以步进电机为动力核心。
北秦园
·
2023-03-30 08:19
FPGA
fpga
控制器
FPGA
Verilog
HDL 系列实例--------顺序脉冲发生器
Verilog
HDL之顺序脉冲发生器一、原理在数字电路中，能按一定时间、一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器。在数字系统中，常用来控制某些设备按照事先规定的顺序进行运算或操作。
狼性天下
·
2023-03-30 08:17
FPGA学习
3
Verilog
入门篇之时序逻辑
VL21根据状态转移表实现时序电路描述某同步时序电路转换表如下，请使用D触发器和必要的逻辑门实现此同步时序电路，用
Verilog
语言描述。电路的接口如下图所示。
lilinrun
·
2023-03-30 08:17
fpga开发
一起聊聊
Verilog
中的阻塞和非阻塞那点事儿
目录前言一、可综合
Verilog
模块编写8条原则二、阻塞赋值定义？非阻塞赋值定义？1.为什么叫做阻塞赋值？2.为什么叫非阻塞赋值？3.代码波形验证三、为什么
Verilog
代码会出现冒险和竞争现象？
FPGA干货店
·
2023-03-30 08:14
Verilog
fpga
verilog
之时序逻辑电路（附代码）
前言刚学前端设计的时候，听到的就是组合逻辑、时序逻辑，很重要！但是究竟有什么用？到底怎么体现，没有多少老师可以明确指出来，当自己看的东西多了，就可以理解了，甚至可以得出自己的范式。到目前为止，要想掌握组合逻辑，就请先掌握本文列出的计数器、触发器、锁存器、寄存器分频器等简单的组合逻辑电路。1.触发器包括RS触发器、JK触发器、D触发器、T触发器。2.锁存器和寄存器锁存器的功能同触发器类似，但也有本质
杰之行
·
2023-03-30 08:43
verilog
时序逻辑电路
上一页
50
51
52
53
54
55
56
57
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他