E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
【驯服野生
verilog
-mode全记录】day5 —— @的使用方式汇总
前言
verilog
-mode中的@是一个非常神奇的操作符，使用得当能够极大的加速代码生成效率。
尼德兰的喵
·
2023-03-17 10:11
fpga开发
verilog
芯片
uvm
【芯片前端】一键上手——基于DC的简易
verilog
HDL RTL综合环境
前言有关于RTL的环境，之前曾做过一键编译环境：【验证小白】编译、仿真与波形——基于VCS的通用superbench平台搭建以及自动生成简易验证平台：【芯片前端】一键生成简易版本定向RTL验证环境的脚本——auto_verification如有不完善的地方请多多指正。在编译的事情研究的差不多之后，我就想研究研究综合环境，读研时候照着教程写过一个简单的：linux下的EDA——DC使用但是真正能实战
尼德兰的喵
·
2023-03-17 10:41
芯片前端经验分享与工具发布
verilog
dc
芯片
verilog
语言实现四位比较器
姓名：杨汉雄学号：19011210569【嵌牛导读】
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-03-16 14:08
Verilog
中循环语句使用
概述for语句repeat语句while语句forever语句1.概述对
verilog
中四种循环语句进行介绍，其中for、repeat、while可综合，forever不可综合，分别介绍其语法结构并给出相应的
zlxiaoshanying
·
2023-03-16 13:49
#
EDA
verilog
Verilog
中的循环语句
目录1概述2forever语句3repeat语句3while语句4for语句1概述在
Verilog
HDL中存在着4种类型的循环语句，用来控制执行语句的执行次数。
yundanfengqing_nuc
·
2023-03-16 13:19
Verilog语法基础
Verilog
基本语法之循环语句（六）
循环语句分为以下4种：for语句——通过三个步骤来决定语句的循环执行：1.给控制循环次数的变量赋初值；2.判定循环执行条件，若为假则跳出循环；若为真，则执行指定语句后，转到第三步3.修改循环变量的值，返回第二步repeat——连续执行一条语句n次；while——执行一条语句，直到循环条件不满足；若一开始条件不满足，则该语句一次也不能执行forever——无限连续的执行语句，可用disable语句中
又菜又爱喝
·
2023-03-16 13:18
Verilog
fpga开发
Verilog
循环语句、always块与assign不能共存的原因、以及generate语句的介绍及用法
目录一、
verilog
循环语句：（1）while循环（2）for循环（3）repeat循环（4）forever循环二、always块与assign不能共存三、generate语句generate_for
光·宇
·
2023-03-16 13:48
verilog
fpga开发
C语言的for循环转
verilog
,
Verilog
for 循环语句
Verilog
for循环语句在
Verilog
语法中，定义了多种循环语句，其中for是应用最广泛的一种语句，不仅可以在顺序语句中使用，在并发语句中也有相应的模型。
杨军创业观察室
·
2023-03-16 13:15
verilog
中的循环语句
Verilog
循环语句有4种类型，分别是while，for，repeat，和forever循环。循环语句只能在always或initial块中使用，但可以包含延迟表达式。
wangqw888
·
2023-03-16 13:15
fpga开发
verilog
循环语句的使用
Verilog
中有四种循环语句，分别是for(stament1;stament2;stament3)for语句：通常被用于空间循环，而不是时间循环(通过对向量或阵列建模来构建并行硬件结构)。
sam-X
·
2023-03-16 13:15
电子
Verilog
循环
Verilog
循环语句
repeat连续执行n次initialbegindata=10;wdreq=0;end#200;repeat(128)beginwrreq=1;#20;data=data+1;end200ps时，wrreq有效，此时data=10；220ps，data=11，开始重复，wrrreq保持1；240ps，data=12…重复到128次时，wrreq=1，再过20ps，data=138,wrreq=0
luoai_2666
·
2023-03-16 13:14
Verilog语法与技巧
fpga
Verilog
循环语句（while, for, repeat, forever）
Verilog
循环语句有4种类型，分别是while，for，repeat，和forever循环。循环语句只能在always或initial块中使用，但可以包含延迟表达式。
一只迷茫的小狗
·
2023-03-16 13:14
FPGA
fpga开发
verilog
循环语句
循环语句
verilog
中存在4种循环语句，用来控制执行语句的执行次数。
绫韵枫汐
·
2023-03-16 13:14
IC设计起步
fpga开发
Verilog
之条件语句、循环语句、块语句与生成语句
1条件语句(if_else语句)
verilog
中if语句有3种格式e.g格式1if(表达式)e.gif(a>b)out1=int1;格式2if(表达式)语句1else语句2e.gif(a>b)out1=
阿巴阿阿巴巴巴巴
·
2023-03-16 13:43
verilog
verilog
Verilog
HDL——循环语句
循环语句
Verilog
HDL中4种循环语句for循环：指定循环次数while循环：设置循环条件repeat循环：连续执行语句N次forever循环：连续执行某条语句（不可综合，多用于仿真激励）for循环语法
阿卡蒂奥
·
2023-03-16 13:13
FPGA/CPLD
fpga开发
Verilog
HDL
17，
verilog
之for循环
注：学习、交流就在博主的个人weixin公众号“FPGA动力联盟”留言或直接+博主weixin“fpga_start”私信~本篇介绍目前在
verilog
语言中，唯一可以被综合成电路的循环：常数循环次数的
fpga_start
·
2023-03-16 13:13
verilog
for循环
Verilog
的循环语句
这篇文章将讨论可以在
verilog
中使用的不同类型的循环语句----for循环、while循环、foever循环和repeat循环。
孤独的单刀
·
2023-03-16 13:42
技术文档翻译
fpga开发
Verilog
FPGA
Xilinx
altera
8.
Verilog
的for循环语句使用
教程目录MATLAB教程目录---------------------------------------------------------------------------------------在
Verilog
fpga和matlab
·
2023-03-16 13:42
★教程2:fpga入门100例
fpga开发
verilog
for循环
verlilog语言实现四路数据选择器
姓名：杨汉雄学号：19011210569【嵌牛导读】
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-03-14 02:11
Verilog
代码规范（五） -- if & case语句
代码规范（五）这篇是代码规范最后一篇，主要讲讲if语句和case语句在代码规范中的一些注意点。请酌情食用~一、if语句1.if语句优先级由上而下，越靠近下面的输入在综合时越靠近输出：（不允许if并列写法）Examplealways@(*)beginif(sel_A)Data_out=Data_A;if(sel_B)Data_out=Data_B;if(sel_C)Data_out=Data_C;e
无风地带
·
2023-03-13 20:41
Verilog代码规范
verilog
代码规范
verilog
中if语句和case语句综合成的电路
先做一句话总结，if语句和组合逻辑下的case语句，他们的条件是有优先级的，从上到下优先级递减，每多一个条件就会多消耗一个二选一多路器，很浪费资源；优先级：ifelse结构if的优先级最高；多if结构最后一个if优先级最高如：always@(posedgeclk)if(flag==2'b00)beginoutb=0;endelsebeginif(d==1)beginoutb=b;endif(e==
icrookie
·
2023-03-13 20:40
verilog随记
verilog
面试
Verilog
中关于case语句的优先级
（一）“//synthesisparallel_case”有一些书在介绍case语句时（例如《
verilog
HDL综合实用教程》）说“case语句的
verilog
HDL语义表明了选取case分支的优先顺序
长弓的坚持
·
2023-03-13 20:10
verilog
case语句_
Verilog
语法之二：常量
本文首发于微信公众号“花蚂蚁”，想要学习FPGA及
Verilog
的同学可以关注一下。
Verilog
HDL中总共有十九种数据类型,数据类型是用来表示数字电路硬件中的数据储存和传送元素的。
weixin_39739846
·
2023-03-13 20:37
verilog
case语句
verilog
例化传递参数
四位十进制计数器verilog
四选一数据选择器verilog
采用宏定义常量的表示方式为
verilog
case语句_
verilog
语法进阶
欢迎FPGA工程师加入官方微信技术群模块的结构、数据类型、变量和基本运算符号3.1.模块的结构
Verilog
的基本设计单元是“模块”(block)。
weixin_39793708
·
2023-03-13 20:37
verilog
case语句
verilog
中forever
always
四位十进制计数器verilog
verilog
case语句_
Verilog
语法之四：运算符
本文首发于微信公众号“花蚂蚁”，想要学习FPGA及
Verilog
的同学可以关注一下。
weixin_39693193
·
2023-03-13 20:07
verilog
case语句
verilog
reg赋初值
Verilog
中单if语句、多if语句和case语句与优先级的关系
1、if-elseif-else单if语句单if语句（if-elseif-…elseif-else）综合出来的电路有优先级，从电路的角度来说，单if语句综合出来的电路类似于数据选择器，else路选通的条件是前面所有的if条件都不满足。always@(*)beginz=0;if(sel1)z=a;elseif(sel2)z=b;elseif(sel3)z=c;end应该生成的电路为：在quartus
想嗦米粉的某菜
·
2023-03-13 20:36
verilog学习笔记
verilog
Verilog
编程之道 - case语句
case语句，是包含在case和endcase之间的代码，逻辑上等价于if-else语句，使用方法如下：case(case_expression)case_item1：case_item_statement1;case_item2：case_item_statement2;case_item3：case_item_statement3;case_item4：case_item_statement4
IC-bird
·
2023-03-13 20:02
Verilog
fpga开发
硬件架构
verilog
中if-else和case（）在静态时序中的差异。
对于if-else和case（）的设计在静态时序中对设计最大时钟频率的影响。代码：if-else对时序的影响：当用Timequest做静态时序分析时，查看if-else对设计最大时钟的影响，发现最大时钟只能到97.54M。PLL输出是100M，显然没有超过100M。case（）对时序的影响：当用Timequest做静态时序分析时，查看case（）对设计最大时钟的影响，发现最大时钟可以达到100.1
cattao1989
·
2023-03-13 20:56
verilog
Verilog
中if-else和case对比
做ASIC或FPGA设计的人每天用得最多的
verilog
语法应该就是这2个了，在面试的时候它们有何区别亦是高频考点，回顾之前的笔记，对其整理如下。
chiefrr
·
2023-03-13 20:56
FPGA语法
FPGA学习
html5
面试
【
Verilog
基础】if-elseif语句、多if语句和case语句优先级关系
文章目录一、if-elseif语句：最开始的if优先级高二、多if语句：最后的if优先级高三、case语句：一般无优先级，但也可以有优先级一、if-elseif语句：最开始的if优先级高最开始的if优先级最高，综合出来的电路离输出最近always@(*)beginz=0;if(sel1)z
ReRrain
·
2023-03-13 20:56
数字IC前端入门
数字IC
Verilog
的If语句和Case语句
这篇文章将讨论
verilog
中两个最常用的结构----if语句和case语句。在之前的文章中学习了如何使用过程块（例如always块）来编写按顺序执行的
verilog
代码。
孤独的单刀
·
2023-03-13 20:23
技术文档翻译
FPGA
fpga开发
Verilog
xilinx
altera
Verilog
中if- else if语句和case语句用法：
一、if语句：1.两种情况if（条件语句）begin……endelsebegin……end2.多种情况if（条件语句）begin……endelseif（条件语句）begin……endelseif（条件语句）begin……endelseif（条件语句）begin……endif语句总结：1）条件语句必须在过程块中使用。所谓过程块语句是指由initial、always引导的执行语句集合。除了这两个语句块
跑步去兜风
·
2023-03-13 20:53
Verilog
vscode
Flash之SM25QH128M、JFM25F32A读写操作FPGA
Verilog
实现
JFM25F32AFlash写操作流程如图1所示，对于Flash类型的存储器，向已经存在数据的单元写入数据时，直接写入是无法写入的，在写入之前必须先执行擦除命令，再进行写入即可；如果待写入的单元为新的单元（“FF”），则可以直接写入数据。下面为Flash写操作的流程，如果写入的单元为新的数据单元，则写操作中的擦除流程可以取消掉。1.JFM25F32A操作指令(instruction)的规则（1）J
CWNULT
·
2023-03-12 15:20
Flash&SPI
fpga开发
VCS仿真介绍
目录一、VCS介绍二、VCS仿真步骤1.SimulatorSetupFile2.
Verilog
Analyzer:vlogan3.CompilingtheSimulation4.ExecutingtheSimulator5
一点一点的进步
·
2023-03-11 19:12
仿真器
fpga开发
verilog
debug
vcs
VCS仿真VHDL
VERILOG
混合脚本
IC小白有感于第一次参与的流片工程，总结了一下参与过程中的Makefile配置，以及一些环境配置，希望能够帮助到大家；首先VCS要进行VHDL和
VERILOG
的混合仿真，在进行仿真VHDL时要配置synopsys_sim.setup
Brad.Ji
·
2023-03-11 19:07
VCS仿真
vcs
makefile
verilog
【EDA Tools】VCS & Verdi 联合仿真总结
1.VCS介绍VCS是编译型
Verilog
模拟器，它完全支持OVI标准的
Verilog
HDL语言、PLI和SDF。
Linest-5
·
2023-03-11 19:07
EDA
Tools
EDA
VCS
simulation
数字IC
Verilog
学习之：Hdlbits网站的刷题之旅
1、Hdibits:
Verilog
语法的“基本”网站链接:Hdibits.第一题：定义一根有方向的导线。
話缘羽弈
·
2023-03-11 07:41
FPGA自学
fpga开发
从与或非门开始构建一个计算机的教程（写给软件工程师）一
基于门电路从头开始当然可以，但连接电路比较费劲，所以这里采用了
verilog
+Fpga的形式。
verilog
+Fpga本质就是自己设计连接电路，和自己从头基于门电路连接一样。
卜赫
·
2023-03-11 00:02
Python实现LFSR（线性反馈移位寄存器）
一般采用
verilog
等硬件描述语言实现，此处使用python描述其行为，有些地方写法较生硬，可作为硬件生成序列的一个比对参考。
听左边的鱼
·
2023-03-10 22:11
硬件描述语言
VERILOG
（三）
模块结构模块（module）是
Verilog
的基本描述单位，是用于描述某个设计的功能或结构及与其他模块通信的外部端口。
静一下1
·
2023-03-10 14:19
数字集成电路设计（四、
Verilog
HDL数字逻辑设计方法）（二）
文章目录3.时序电路的设计3.1触发器3.1.1最简单的D触发器3.1.2带复位端的D触发器3.1.3复杂功能的D触发器（没有太大必要）3.1.4T触发器3.2计数器3.2.1二进制计数器3.2.2（重要）任意进制计数器3.3移位寄存器3.4序列信号发生器3.4.1例：产生10011序列的信号发生器（总结）序列信号发生器3.4.2伪随机码发生器3.时序电路的设计所有的是时序逻辑电路都可以拆成组合逻
普通的晓学生
·
2023-03-10 13:45
Verilog
HDL数字集成电路设计
fpga开发
《
Verilog
HDL与FPGA数字系统设计》书籍试读体验
文章目录前言第一部分：数字系统基础第二部分：数字系统设计实践第三部分：可编程片上系统总结前言最近参加一个面包板社区的图书试读活动：《
Verilog
HDL与FPGA数字系统设计》书籍试读，有幸从众多申请者中得到这次试用机会
whik1194
·
2023-03-10 13:45
fpga开发
verilog
语言实现FPGA板的交通信号灯
数字电子技术课程设计报告设计题目：交通信号灯目录一、概述二、任务书（任务功能介绍）三．系统设计1.基本原理2.系统设计框图四、各单元设计（
Verilog
源代码及仿真图）五、总体电路1.
Verilog
源代码及其仿真图
宇航员0708号
·
2023-03-10 13:13
verilog
FPGA
verilog
编程语言
fpga
Verilog
| UART接口实现
UART接口协议是一种比较简单、非常常用的一种接口协议，使用它的场景很常见，是我们学习FPGA一定要会的接口协议。一、UART协议通用异步收发器（UniversalAsynchronousReceiver/Transmitter)，通常称作UART，是一种串行、异步、全双工的通信协议，在嵌入式领域应用的非常广泛。其数据通信格式如下图：UART数据传输格式LSB：leastsignificantbi
初雪白了头
·
2023-03-10 13:43
Verilog
fpga开发
Verilog
学习笔记（1）12小时计时器
今天在刷HDLBits的时候遇到了这个比较难的关于12小时时钟设计的问题，故开个笔记记录一下自己的思路。首先看下这个题目，要求我们设置一个计时12小时并可以表征上半天、下半天的时钟。这种计时问题在前面也遇到过，本质是一个分频器的问题，或者说，是一个改装计数器的问题。也就是说将自定义不同进制的计数器，并将其串联，根据上下进位的原则来赋予各个计数器不同的权重。而就这道题而言，因为小时的范围是1到12，
钟声与风
·
2023-03-10 13:42
学习
fpga开发
【FPGA】
Verilog
：时序电路应用 | 序列发生器 | 序列检测器
前言：本章内容主要是演示Vivado下利用
Verilog
语言进行电路设计、仿真、综合和下载示例：序列发生器与序列检测器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG
流继承
·
2023-03-10 13:12
FPGA玩板子
fpga开发
Verilog
【数字系统】数字时钟设计：LCD显示静态字符串/60、24进制计数器 Quartus II 环境/
Verilog
HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
一、实验目的1.了解基于FPGA的数字电子时钟的实现原理及设计方法;掌握Quartus_II环境下的模块化、层次化的设计与实现方法;掌握数字应用系统的
Verilog
HDL设计与实现技术。
StormBorn_
·
2023-03-10 13:41
数字系统设计
fpga
fpga/cpld
verilog
芯片
硬件
Verilog
语言快速入门（二） -组合、时序
组合逻辑电路FPGA实现一、简单门电路可实现1）2输入逻辑门设计测试引脚约束2）三人表决器题目:假设有三个举重裁判，举重选手完成比赛后，当有多数裁判认定成功，则成功;否则失败。请设计此举重裁决电路。这个举重裁决电路实际上就是一个三输入的多数表决器。设计modulev_dsbjq(inputa,inputb,inputc,outputf);assignf=a&b|a&c|b&c;//f=ab+ac+
Barry__jie
·
2023-03-10 13:11
Vivado
fpga开发
【数字系统】时序逻辑电路设计：异步复位D触发器/十进制计数器/分频器 Quartus II 环境/
Verilog
HDL语言/编程+仿真+开发板/FPGA/CPLD/EDA
一、实验要求1.理解触发器和计数器的概念。2.完成触发器（D型）、计数器（递增、递减）以及层次化特征的低频计数器的设计、仿真与实现。二、实验过程步骤1、设计模块1：异步复位的D触发器d_ffa.模块功能要求在数字电路中，异步复位的上升沿D触发器的逻辑电路符号如下图所示，其功能表如下表所示。其工作原理为：只要复位控制端口的信号有效(为0)，D触发器就会立即进行复位操作，与时钟信号无关。当复位端置1时
StormBorn_
·
2023-03-10 13:11
数字系统设计
fpga
fpga/cpld
verilog
硬件
芯片
【FPGA】
Verilog
：时序电路设计 | 二进制计数器 | 计数器 | 分频器 | 时序约束
前言：本章内容主要是演示Vivado下利用
Verilog
语言进行电路设计、仿真、综合和下载示例：计数器与分频器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承
·
2023-03-10 13:10
FPGA玩板子
fpga开发
Verilog
上一页
52
53
54
55
56
57
58
59
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他