E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
【
verilog
教程】第7篇：时序逻辑和组合逻辑
本文依据网络资料及工作经验整理而成，如有错误请留言。文章为个人辛苦整理，付费内容，禁止私自转载。文章专栏：《黑猫的FPGA知识合集》本文主要参考链接：https://zhuanlan.zhihu.com/p/1105437981概述“always”块既可用于描述组合逻辑也可描述时序逻辑。1、always内不可以多层嵌套always！2、在同一个always块中不要既用阻塞赋值，又用非阻塞赋值。不允
黑猫学长呀
·
2023-03-30 08:04
黑猫的FPGA知识合集
fpga
verilog
systemverilog
时序逻辑
组合逻辑
数据分配器
Verilog
描述
1线~4线数据分配器真值表选择输入输出s1s0z0z1z2z300c111011c111011c111111c代码modulede_selector14(iC,iS1,iS0,oZ0,oZ1,oZ2,oZ3);inputiC;inputiS1;inputiS0;outputoZ0;outputoZ1;outputoZ2;outputoZ3;regoZ0,oZ1,oZ2,oZ3;initial{oZ
rawmaterials223
·
2023-03-30 08:00
数字逻辑
verilog
fpga
c++
Verilog
1-8数据分配器
Verilog
1-8数据分配器moduledemux8a(input[2:0]s,inputa,output[7:0]y);assigny=a<<s;endmodule
花椒且喵酱
·
2023-03-30 08:57
FPGA
verilog
fpga
Verilog
使用always块实现时序逻辑
这篇文章将讨论
verilog
中一个重要的结构----always块（alwaysblock）。
verilog
中可以实现的数字电路主要分为两类----组合逻辑电路和时序逻辑电路。
孤独的单刀
·
2023-03-30 08:54
技术文档翻译
fpga开发
Xilinx
Verilog
altera
FPGA
【FPGA】
Verilog
：MSI/LSI 组合电路之解码器 | 多路分解器
写在前面：本章将理解编码器与解码器、多路复用器与多路分解器的概念，通过使用
Verilog
实现多样的解码器与多路分解器，通过FPGA并使用
Verilog
实现。
柠檬叶子C
·
2023-03-30 08:53
⚡《FPGA开发》
fpga开发
Verilog
verilog
实例-流水线（Pipeline）
目录1、流水线简介概念MIPS五级流水线简单介绍2、Pipeline的作用3、Pipeline的深度4、流水线中的反压5、流水线中的冲突（a）资源冲突（b）数据冲突4、流水线设计实例（1）流水线加法器（2）并行加法器1、流水线简介概念所谓流水线设计实际上是把规模较大、层次较多的组合逻辑电路分为几个级，在每一级插入寄存器组并暂存中间数据。K级的流水线就是从组合逻辑的输入到输出恰好有K个寄存器组（分为
deilt
·
2023-03-30 02:08
verilog实例设计
fpga开发
verilog
实例-仲裁（Arbiter）
目录1、仲裁2、仲裁方案3、严格优先级轮询（1）designdetil（2）time（3）code4、公平轮询（1）designdetil（2）time（3）code5、公平轮询（仲裁w/o死周期）（1）designdetil（2）time（2）code6、权重轮询（WRR）（1）designdetil（2）time（3）code7、权重轮询（WRR）：第二种方法（1）designdetil（2）
deilt
·
2023-03-30 02:08
verilog实例设计
硬件架构
fpga开发
数字IC设计文章汇总
文章目录一、基础知识篇1.1基础总结1.2
Verilog
硬件描述语言1.3System
Verilog
1.4Linux1.5Markdown二、
Verilog
设计实例篇1.1小模块设计三、脚本语言3.1Makefile3.2TCL3.3Perl3.4Python
deilt
·
2023-03-30 02:37
fpga开发
系统架构
硬件架构
FPGA边沿检测及应用示例
原创未可知摩尔FPGA入门到精通本文将从
Verilog
和边沿检测的基本概念入手，介绍
Verilog
边沿检测的原理和应用代码示例。一、什么是
Verilog
边沿检测？
jk_101
·
2023-03-29 16:42
FPGA
fpga开发
基于FPGA的数字电子密码锁
Verilog
开发Modelsim仿真
部分参考代码(末尾附文件)moduleMiMaSuo(inputclk,inputrst_n,inputling,inputyi,inputer,inputsan,inputsi,inputwu,inputliu,inputqi,inputba,inputjiu,inputgm,inputdel,inputunlock,outputwrongled,outputlockled,outputopen
jianghuxiaoge
·
2023-03-29 16:41
实验课作业：用
verilog
实现密码锁
刚开始学习
verilog
，自己写了个密码锁，看上去有不少bug，不过在老师那里过关了，是自己的第一个独立完成的
verilog
程序，试着发个博客记录下，同样也是第一次发博客。
忆图腾
·
2023-03-29 16:01
verilog
FPGA
verilog
simple
classwork
状态机
verilog
7人表决电路设计
内容及要求完成7人表决电路设计，LED灯表示通过、否决。（1）开关表示赞成与否，1~8编号（1赞成）；（2）LED显示表决的结果；（3）数码管显示否决的人数；（5）工作时钟板上为准；（6）完成全部流程：设计规范文档、模块设计、代码输入、功能仿真、约束与综合、布局布线、时序仿真、下载验证等。七人表决器电路是一简单的输入信号检测与处理，显示表决结果信号的电路。本文详细介绍了依据功能要求进行表决器电路方
QQ_778132974
·
2023-03-29 16:46
D1：verilog设计
fpga开发
verilog
简易密码锁设计
使用
Verilog
语言设计密码锁，在vivado下创建工程，并使用testbench在vivado下仿真，得到正确的结果。
QQ_778132974
·
2023-03-29 16:46
D1：verilog设计
fpga开发
硬件工程
基于FPGA的电梯控制器设计（任意楼层）
编程语言
verilog
/VHDL系统功能架构框图：状态机流程图：代码的顶层模块：//定义变量inputclk_in;inputreset;<
QQ_778132974
·
2023-03-29 16:16
D1：verilog设计
D1：VHDL设计
fpga开发
8位双向移位寄存器
verilog
设计
设计实现功能设计一个8位双向移位寄存器，实现并行输入数据、数据左移、右移、清空数据的功能。程序主要包括一，Key1控制拨码输入：a)key_flag1,key_state1实现Key1去抖（if(key_flag1&&(!key_state1))）；b)key_cnt[3:0]从0开始在每一次Key1按下后加1，累积到3后再按下Key1,key_cnt清零；c)en_num1为高4位输入使能信号，
QQ_778132974
·
2023-03-29 16:46
D1：verilog设计
fpga开发
单片机
嵌入式硬件
FPGA密码锁-----
verilog
按键消抖模块的实现
##密码锁-----按键消抖模块详解如上图所示为按键原理图，当按键不按下的时候为高电平，按键按下的时候为低电平。于是通过检测key信号电平，就可以判断按键状态。但反作用弹簧会导致抖动现象，使得电平信号出现一段不确定波形通过上图思考：如何判断是抖动？一般情况下，抖动的电平信号为1的持续时间不会超过20ms，文中假定抖动为10ms，那么就可以通过对抖动波形进行计数，小于10ms的情况下，又出现了高电平
Fighting_XH
·
2023-03-29 16:13
FPGA基础
modelsim仿真
fpga
verilog
硬件工程
数字信号处理
基于
Verilog
语言开发的FPGA密码锁工程
基于
Verilog
语言开发的FPGA密码锁工程。通过矩阵键盘输入按键值。
「已注销」
·
2023-03-29 16:40
fpga开发
密码锁设计-
verilog
及仿真
实验目的：（1）掌握自顶向下(Top-Down)的结构化设计方法；（2）运用
Verilog
语言完成数字系统设计，锻炼对具有一定复杂度和规模的问题的分析与求解能力。
QQ_778132974
·
2023-03-29 15:32
D1：verilog设计
fpga开发
Verilog
编程陷阱——数组的声明和使用
一.数组的声明wire[31:0]a_array[11:0];//12个32位wire型变量构成的数组reg[31:0]b_array[11:0];//12个32位reg型变量构成的数组wire[31:0]c_array[12:1];//12个32位wire型变量构成的数组wire[31:0]d_array[18:7];//12个32位wire型变量构成的数组wire[31:0]e_array[0
徐晓康的博客
·
2023-03-29 08:25
Verilog
verilog
数组
初始化
Verilog语法
编程陷阱
verilog
中数组的定义_
verilog
数组定义及其初始化
Verilog
中提供了两维数组来帮助我们建立内存的行为模型。具体来说，就是可以将内存宣称为一个reg类型的数组，这个数组中的任何一个单元都可以通过一个下标去访问。
六演
·
2023-03-29 08:24
verilog中数组的定义
verilog
给数组集体赋值_如何给
Verilog
中的数组初始化赋值？
展开全部一般的综合如果不在意上电时的值，编译器会向着面积最小的方向e5a48de588b63231313335323631343130323136353331333365646231综合，那样综合后信号的初始值是不确定的。moduletest(inputwirerst_n//Reset,ActiveLow,inputwireclk////Addotherinputsandoutputshere//
漂泊满江南
·
2023-03-29 08:49
verilog
给数组集体赋值
system
verilog
基础知识总结与复习(数组、队列、数据结构）
本文章大多以提问的形式给出问题，并尝试解答，主要目的是为了帮助自己复习sv基础知识，不足之处还请指正，以便共同学习！一、数组、队列、数据结构1.sv新增的数据类型logic，与wire，reg相比它有什么特点？wire:表示物理器件之间的连线，不存储值，常用于assign引导的连续赋值语句。reg：表示存储结构，可以短暂存储数据直到下一个变化的值到来，常用于always表示的时序逻辑里面。（如果用
silva_94
·
2023-03-29 08:12
systemverilog
数组
队列
Verilog
中的数组
概念：向量表示 ：reg[7:0]count一维数组表示 ：regcount[7:0]（默认每个元素位宽为一） reg[7:0]count[3:0]4个位宽为8元素的一维数组二维数组 ：reg[7:0]count[3:0][3:0]可以看作矩阵赋值：向量：可以直接对整个向量赋值，也可以只对向量中的某些位赋值数组：只能对数组的某个变量或者数组的某个变量的某些位
新手开车123
·
2023-03-29 08:03
Verilog语法
verilog
【GAOPS055】
verilog
乘法、除法和取余
乘法硬件原理结论思路1思路2举例编码仿真综合除法硬件原理
verilog
代码仿真结果资源占用乘法硬件原理结论可以将乘法AxB转为A的移位相加。
qq_1615549892
·
2023-03-29 08:30
fpga开发
【
Verilog
语法009】
Verilog
6种延时
一共6种组合：
verilog
有3种类型的赋值：阻塞赋值、非阻塞赋值和连续赋值。
qq_1615549892
·
2023-03-29 08:29
list
fpga
modelsim
【system
verilog
】非合并数组、合并数组、混合数组和多维数组的小探讨
前言来了的话点个赞吱一声在走呀~~~因为需要解决一个问题，所以决定对合并数组/非合并数组以及混合场景进行进行一下探索。问题已知一个多维混合数组的定义为：bit[3:0][7:0][15:0]Array[3:0][7][6];那么当我们写下Array[2][3][2][2]=xxxx;的时候，到底是对哪个位置赋值了？？话不多说，直接看解答好啦~最后的答案其实很简单，因为有一个简单的图示估计很多人知道
尼德兰的喵
·
2023-03-29 07:27
芯片前端验证
合并数组
非合并数组
混合数组
多维数组
【system
verilog
】foreach遍历多维数组
前言关于多维数组的便利顺序，请参考：https://blog.csdn.net/moon9999/article/details/104190800正篇先搬出这个神图，然后做个实验：实验1：打印结果：显然先遍历的[3:0]，之后是[1:0]，最后是[2:0]，就是我们索引时候倒过来。
尼德兰的喵
·
2023-03-29 07:57
芯片前端验证
systemverilog
System
Verilog
学习笔记2 ---《多维数组的遍历》
1.一维数组遍历数组遍历一般使用foreach或者使用for循环for和foreach都使用begin…end表示作用范围1.1foreachintarray[3]='{9,5,8};foreach(array[i])$display("array[%0d]=%d",i,array[i]);foreach循环相当于从数组的宽度的左端点，向数组宽度的右端点循环。intarray[3];等价于inta
llxxyy507
·
2023-03-29 07:19
SystemVerilog
sv多维数组
sv中foreach
verilog
Verilog
知识点
verilog
20011、generateif2、generatecase3、敏感变量简化，通过alway@(*)4、参数传递5、可以端口声明6、支持多维数组的选择，位的部分选择7、
LFNN221
·
2023-03-29 07:28
dsp开发
verilog
数组的使用
Verilog
数组的使用
Verilog
HDL中常采用数组方式来对存储器进行建模，其使用方式如下：reg[msb:1sb]memory1[upper1:lower1],memory2[upper2:lower2
楚正奇
·
2023-03-29 07:52
ic验证
fpga开发
【
Verilog
语法013】
verilog
多维数组(多维矩阵)的写法
有两种表示方法：一种是
verilog
语法的多维数组，另一种是system
verilog
语法的多维数组。
qq_1615549892
·
2023-03-29 07:18
fpga开发
计算机组成原理 实验五 单周期CPU设计与实现——十条指令CPU
实验二三（CPU部件实现之ALU、寄存器堆、PC、RAM）系统硬件综合设计-多周期CPU的设计与实现文章目录一、实验目的二、实验内容三、实验原理四、实验步骤1.CPU各模块
Verilog
实现PC模块指令存储器模块寄存器堆
秃秃然然
·
2023-03-29 06:44
大学课程
合肥工业大学
计算机组成原理
实验五
单周期CPU设计与实现
十条指令cpu
python
verilog
就业_[持续演进] 应届生 FPGA 就业，一点微小的看法
目前演进版本：V1.0近来有挺多朋友来咨询，学习FPGA的出路，毕业上哪搬砖\狗头阿不.....是咨询学习FPGA的就业前景,有哪些高薪职位虚位以待。不断演进的本文，尝试回答同学们与FPGA就业相关的其他问题。努力不说空话套话，尽可能举自己或者身边人遇到的情况作为例子。但样本有限，难免主观，请仅供参考。有些问题确实是朋友们提出的，有些就是孙悟空叔叔有几个妖精女朋友——我自己扯的。问题不断演进，可以
weixin_39607620
·
2023-03-29 00:29
python
verilog就业
FPGA基础知识极简教程（9）七段数码管显示的
Verilog
简单设计
在VHDL和
Verilog
中可以轻松完成将二进制文件转换为兼容七段显示器的代码。有许多应用程序可能需要使用一个或多个八段显示器，例如：闹钟秒表按钮
Reborn_Lee
·
2023-03-26 23:01
vivado代码编写——分频
要开始编写
verilog
代码了，以常用的分频为例，编写一个简单的代码。FPGA设计中，分频分为偶数分频和奇数分频。
学vivado的小鱼
·
2023-03-26 22:31
FPGA纯
verilog
实现RIFFA的PCIE通信，提供工程源码和软件驱动
目录1、前言2、RIFFA简介RIFFA概述RIFFA架构RIFFA驱动3、vivado工程详解4、上板调试验证并演示5、福利：工程代码的获取1、前言PCIE是目前速率很高的外部板卡与CPU通信的方案之一，广泛应用于电脑主板与外部板卡的通讯，PCIE协议极其复杂，想要掌握不容易，所以Xilinx和Altera等FPGA厂商直接推出了相关IP供用户使用，比如Xilinx的XDMA，这种IP直接集成了
9527华安
·
2023-03-24 00:10
菜鸟FPGA
PCIE通信专题
fpga开发
RIFFA
PCIE
verilog
Xilinx ISE系列教程（6）：ModelSim联合仿真
XilinxISE开发环境集成有iSim仿真工具，我们通常使用另一款专业的仿真工具——ModelSim，它支持Windows和Linux系统，支持
Verilog
和VHDL混合仿真，编译、仿真速度业界最快
whik1194
·
2023-03-23 20:23
ISE
Vivado
MicroBlaze系列教程
fpga开发
ModelSim
FPGA
Xilinx
仿真
Quartus II 13.1的安装及使用
文章目录一、下载安装注册二、设计D触发器2.1新建工程2.2创建原理图和VWF文件2.3时序波形仿真三、调用D触发器3.1新建工程3.2创建原理图和VWF文件3.3波形仿真四、用
Verilog
语言写D触发器
普通网友
·
2023-03-23 20:45
fpga开发
新产品
GenomeproteomeefficientsynthesizableVHDL
Verilog
LinkforModelSimcosimulationbidirectionalModelTechnolgy'sModelSimlinearization
qpc411074777
·
2023-03-23 20:27
MATLAB
FPGA开发和IC开发如何选
最近看好多人在纠结做FPGA开发和是IC开发，个人根据了解总结了一下FPGA开发和IC开发在工作上的相同点和不同点：1、相同点：1）都要编写代码开发设计说明；2）使用
verilog
（现在VHDL应该很少了
FPGA自学笔记分享
·
2023-03-23 18:15
fpga开发
人工智能
数字IC前端设计怎么学？薪资前景好吗？
数字前端设计必备技能1、熟悉数字电路设计2、熟悉
Verilog
或VHDL3、熟悉异步电路设计4、熟悉FIFO的设计5、熟悉UNIX系统及其工具的使用6、熟悉脚本语言Perl、Shell、Tcl等7、熟悉
IC修真院
·
2023-03-23 18:43
IC学习指南
前端
fpga开发
数字IC基础知识总结（笔试、面试向）-持续更新
其中
verilog
语法部分过于庞杂，因此仅总结一些平常可能用到的但是不是特别明确的部分。同时有些知识因为间隔太过久远或疫情期间查不到比较权威的纸质资料可能总结的不正确，欢迎大家留言批评指正。
月见樽
·
2023-03-23 06:44
硬件描述语言
VERILOG
（一）
t=407
Verilog
的历史在传统硬件电路的设计方法中，当设计工程师需要设计一个新的硬件、数字电路或数字逻辑系统时，需要为此设计并画出一张线路图，随后在CAE（计算机辅助工程分析）工作站上进行设计。
静一下1
·
2023-03-22 19:03
verilog
实现卷积运算
本文转自本人csdn本文地址卷积是一种线性运算，是很多普通图像处理操作的基本算法之一。它提供了两个数组相乘的方式，两个数组拥有不同的大小，但是具有相同的维数，生成了一个用于相同维数的新数组。可以用来图像的执行操作，输入一组特定的像素值线性组合成为另一组像素值。在图像处理中常见的msk运算都是卷积，广泛应用于图像滤波。1.1卷积出现的背景卷积是在信号与线性系统的基础或背景中出现的，脱离这个背景单独谈
氢立方
·
2023-03-22 13:51
HDL逻辑推断
高层次描述语言（HDL）如VHDL和
Verilog
是综合的前端。HDL设计允许用工艺无关的方式来表示。然而，不是所有的HDL结构都能被综合，不仅如此，也不是所有的HDL代码都能综合成想要的结果。
我喜欢唱跳rap打篮球
·
2023-03-21 11:25
基于vivado（语言
Verilog
）的FPGA学习（2）——zedboard开机测试和程序烧写
基于vivado（语言
Verilog
）的FPGA学习（2）——zedboard开机测试和程序烧写终于找到之前写的部分了，在OneNote上，以后还是专注写在一个地方1.系统架构图ZedBoard可以通过四个不同的方法烧写
小草莓爸爸
·
2023-03-17 16:45
FPGA
fpga开发
学习
【FPGA教程案例73】基础操作3——基于FPGA的Vivado功耗估计
--------------------------------------------------------------------------目录1.软件版本2.FPGA工程的功耗分析步骤2.1
verilog
fpga和matlab
·
2023-03-17 16:45
★教程2:fpga入门100例
fpga开发
matlab
开发语言
FPGA功耗分析
vivado功耗分析
基于vivado（语言
Verilog
）的FPGA学习（1）——了解viviado面板和编译过程
基于vivado（语言
Verilog
）的FPGA学习（1）——了解程序面板和编译过程每日废话：最近找实习略微一些焦虑，不想找软件开发，虽然有些C++和python基础（之前上课学的），但重点头疼的并不是语言
小草莓爸爸
·
2023-03-17 16:15
FPGA
fpga开发
学习
你的第一个基于Vivado的FPGA开发流程实践——二选一多路器
你的第一个基于Vivado的FPGA开发流程实践——二选一多路器1原理图2开发流程首先我们先打开安装好的Vivado软件创建一个文件选择你的开发板创建一个源文件现在我们就可以根据原理使用
Verilog
代码实验这个功能了
Living_Amethyst
·
2023-03-17 16:44
FPGA
fpga开发
基于vivado（语言
Verilog
）的FPGA学习（3）——FPGA理论知识
基于vivado（语言
Verilog
）的FPGA学习（3）——FPGA理论知识文章目录基于vivado（语言
Verilog
）的FPGA学习（3）——FPGA理论知识1.FPGA介绍1.1.FPGA内部结构
小草莓爸爸
·
2023-03-17 16:14
FPGA
fpga开发
学习
上一页
51
52
53
54
55
56
57
58
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他