verilog随记

散步随记

2018.4.27一个人散步，有人在跳舞，有人带着孩子玩，有人在跑步，有人牵着宠物狗……有人在跳舞，有人在带孩子胡思乱想，任思绪飘荡。在这个人生中点，回望前半生，展望后半生，有时候想想，谁都不知道明天会发生什么，明天会怎样，一切顺其自然吧，最好。常常会想，是不是已经江郎才尽，再也写不出让自己满意的东西了？昨晚正好看到刘墉写的文章，大意是说他的文章画作都是被真正感动以后的作品，因此每篇每幅都是真情实

拂尘记·2025-07-29 22:37

明德書院幸福成长卡287/365

3、【随记】:随着国庆

Sunny阳光自信的巧克力·2025-07-29 18:22

【原创】七言绝句·藏头诗·（二首）

共和国庚子年戊子月壬子日（交替日）2021.仲冬风之云至作—————————————————《诗词.歌赋.散文.随记.杂叙.书法.绘画》原创作者，都梁人士，本名:黄民科；字:风之；筆名:風之雲至；號:金宝散人

风云致轩·2025-07-29 12:59

随记：去耕与去学，无忧与不忧

标签：论语私享版子曰：“君子谋道不谋食。耕也，馁在其中矣；学也，禄在其中矣。君子忧道不忧贫。”先生的翻译是：孔子说：君子追求的是人生理想，而不是衣食无缺。认真耕田，自然得到了食物；认真学习，自然得到了俸禄。君子挂念的是人生理想，而不是贫困生活。其实可以把‘耕也，馁在其中矣；学也，禄在其中矣。’去掉，更便于理解。这样想是因为我们知道：即使认真耕田，也还是靠天吃饭，气候不好，认真耕田也不见得就不闹饥荒

们那们那个们那那·2025-07-29 11:57

随记│开学17日

开学第十七天呀，今天也需要好好学习二级嗷，学习是学习了就是时间不是很长诶，这样不好，要想办法多多学习吖！做了点Word的题，诶原本还觉得进度也还算行，努努力应该也还是可以拉通搞一遍，结果捏！呜，高估了自己的能耐哇！做了一道Word真题，咋说捏，其实也还算不错吧，就没有想象中的错的多，但是！还是需要再接再厉！还有好多的题需要做呢！不可以慢吞吞，自己也真是浪费了好些时间，原本是可以多用来备考的，结果睡

Silence的小茶馆·2025-07-29 01:29

白开水de生活（随记1）

结婚将近三年，生活在24平米的单身公寓，没有厨房的小窝。你在河边，我在北京。见面时间不定，聊天时间不定，但，我们依然相爱（虽然搞不懂什么是爱情，但就是不能离开你），暂且就是爱吧！因为我们没有轰轰烈烈的爱情，只有细水流长的平淡。生活就像一杯白开水，晃一晃可能就起了涟漪，放段时间又恢复平静。不想生活有大的涟漪，只想平平静静相扶到老。不想你先离世，因为我可能撑不下去，虽然现在说这些好早。。。疫情期间，我

我叫向前看·2025-07-28 06:18

Verilog入门排雷指南

在前段时间的数字逻辑课程中，我们在一个月的时间成功完成了Verilog从入门到入土的过程，因为时间短、任务重，没能够很系统地学习verilog就开始上手做实验，导致在实验过程中出现了很多坑，今天这篇博客就是简单总结一下一些常见的坑

·2025-07-27 20:56

FPGA Verilog 入门语法指南

FPGAVerilog入门语法指南目录Verilog与C语言对比基础关键字数据类型运算符控制结构数值表示阻塞与非阻塞赋值模块结构预处理指令

无证驾驶梁嗖嗖·2025-07-27 19:24

Linux随记（二十一）

一、highgo切换leader，follow-随记【待写】二、highgo的etcd未授权访问-随记【待写】三、highgo的etcd未授权访问-随记【待写】3.2、etcd的metric未授权访问-

Nightwish5·2025-07-27 08:00

FPGA FIFO IP核设计与应用 - 自定义深度实践

源代码包括读写指针、控制逻辑，并且可以使用硬件描述语言（如Verilog或VHDL）配置FIFO深度，以适应各种应用场合，如数据采集、处

Kiki-2189·2025-07-27 02:17

（77）FPGA时序违例及解决办法-面试必问（一）（第16天）

2）FPGA初级就业课程包括FPGA简介、VerilogHDL基本语法、Veril

宁静致远dream·2025-07-27 02:44

成长营打卡第9次

【随记】：

开心磨料劳保刘艳荷·2025-07-27 01:00

内存映射VGA显示设计与实现教程 - Xilinx Zynq Zedboard

教程涵盖VGA显示原理、ZynqSoC特点、内存映射技术、以及使用VHDL和Verilog实现VGA控制器的过程。

薛迟·2025-07-26 17:07

随记│开学27日

开学二十七日哇，今天是打算好好的休闲一下下，然后就要好好搞学习啦，虽然不酸特别早起，但还是有略微的早起哈哈。不过我得反思下自己咋早起后也是无所事事呢。下午吧原定好好的做个规划，结果捏和姐姐打个视频吧，一个多小时就过去啦，后来说看完一集电视剧就午休，结果可好，亲爱的母上大人开始了她的家庭会议，一个群视频又是一小时诶。罢了罢了本来今天也是打算休闲着过哒！今天其实自己挺上头哈，就反反复复的一直在左右想法

Silence的小茶馆·2025-07-25 17:03

Verilog：基于FPGA实现SD NAND FLASH的SPI协议读写

在此介绍的是使用FPGA实现SDNANDFLASH的读写操作，以雷龙发展提供的CS创世SDNANDFLASH样品为例，分别讲解电路连接、读写时序与仿真和实验结果。文章目录1FLASH背景介绍2样品申请3电路结构与接口协议3.1SDNAND3.2SDNAND测试板3.3FPGA开发板4SD卡协议与时序流程4.1SD卡协议4.2SD卡2.0版本初始化步骤4.3SD卡的读步骤4.4SD卡的写步骤5模块代

·2025-07-25 09:32

Verilator 的文件目录结构(腾讯元宝)

一、Verilator的Git仓库概览Verilator是一个用C++编写的高性能Verilog/SystemVerilogRTL仿真器，其源代码仓库结构清晰，模块化程度较高。整

dadaobusi·2025-07-23 23:08

verilator如何实现RTL的仿真(腾讯混元)

Verilator是一个用于将Verilog或SystemVerilogRTL（寄存器传输级）代码转换为C++或SystemC模型的工具，主要用于高性能的功能仿真和验证。

·2025-07-23 23:38

【教程4＞第9章＞第8节】通过FPGA实现RGB图像转换为CMYK图像——verilog实现与MATLAB辅助验证

本课程学习成果预览(FPGA测试结果通过MATLAB显示)目录1.软件版本2.通过FPGA实现RGB图像转CMYK3.RGB图像转CMYK的测试3.1步骤一：生成测试样本3.2步骤二：通过testbench调用X2.bmp3.3步骤三：vivado仿真3.4步骤四：MATLAB辅助验证4.视频操作步骤演示欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》

fpga和matlab·2025-07-23 06:21

生活随记

1月6日，星期天，阴。我一直认为我胆子是很大，也认为我驾驶技术很不错，我对我的评价更是很谨慎，但今天有座山山上有条小路我没翻过去，我不敢翻。那是一条非常窄非常陡的小路，可以说用“非常”二字已经很是谦虚了，而且那路还有连续不断的Z字弯道，弯得非常的急，仿佛当时在修路时在为谁节省每一颗石子每一寸土地，但省城下来的那两货说要上去，说一公里处的山顶上有个信号塔一定要测量的。我只好硬着头皮用一档油门踩到底上

距离负人·2025-07-23 05:15

FPGA和eeprom通信

本文有参考【精品博文】IIC通信协议的Verilog实现作者的一些思想，并尝试补充eeprom一端的代码，并不完美，主要是一eeprom完全按照scl上升沿或下降沿采取动作（写数据或读数据），很难在scl

数学王子·2025-07-23 02:57

2018.12.14学仿诗

【生活随记】今天又是简简单单的一天。早上问浚铠晚上要吃什么？他说随便，我说那就鱿鱼吧，他说有鱿鱼就可以了，不用其他菜。汤呢？

陳境墨·2025-07-21 23:11

FPGA自学——整体设计思路

FPGA自学——整体设计思路1.设计定义写一套硬件描述语言，能够在指定的硬件平台上实现响应的功能根据想要实现的功能进行设定（如：让LED一秒闪烁一次）2.设计输入方法：编写逻辑：使用verilog代码描述逻辑画逻辑图使用

Sunrise黎·2025-07-21 19:27

Verilog实现FPGA串口通信详解

本文详细介绍了使用Verilog硬件描述语言实现FPGA串口通信的基础知识和设计流程。主要内容涵盖UART协议的理解、Verilog中UART模块的定义和实现、设计流程的步骤以及注意事项。

CodeMystic·2025-07-21 10:53

随记50

今天，说三件事！1.有点颓！看了淘宝好几个小时，只为了买衣服，现心中已有底。先对手头上的衣服进行断舍离，该淘汰的淘汰掉，留的就拍照+编辑加到云笔记里，方便日后的穿搭。其实，对衣服穿搭，我一直认为：衣贵洁。同时，我很随便穿，只要不裸奔就行。可去正式场合，我发现自己没衣服穿。既然，我已打算重新打造自己，那就从形象管理开始，形象管理就从选衣服开始吧！2.拼爹时候昨天，幼儿园发放了一份宣传海报，宣传一所民

林金秀·2025-07-21 08:40

随记-丢丢的日常

内心为什么会不平衡，为什么会坐立不安.很多原因是自己没有驾驭自己的内心杂念.前期期望的过高.介由于内心复杂的思绪所驱使.然而自我变得很凌乱.如果前期就以平常心处之.那就不会有接下来的思虑.人的烦恼本身就是自我意识的捆绑，如同师傅所说：严以律己，宽以待人.前期要求的太多必定后续失望的会更多.所以平常心论之.避免不必要的烦恼忧愁。渐行渐远.注定不走心.何必叨扰.

如风一般的女子·2025-07-21 06:54

随记（二）—— 平凡的一天

阳光正一点点透过虚掩的窗帘溜进我的房间，窗外鸟声欢快，似在和同伴聊着开心的事儿，听不懂的鸟语，听得到的愉悦，让我的心，也静了下来。这样一个睡到自然醒的早晨，减少熬夜次数后的我，竟也赢得了美好的上午时光。有些坏习惯，真的会在年纪渐长之后，身体机能开始退化之时，成为我们每天想要改掉的小毛病。我打开质地精良的笔记本，塞上耳塞，拿起笔，沉浸在知识的海洋里。近日空暇之余都会学点芳香精油疗法，颇为有趣。吃过午

清清青姑娘·2025-07-20 19:31

随记44

学习柳井正的《经营者养成笔记》随想35121.柳井正在赚钱的能力的第六节《与矛盾做斗争》中提到要“发现真正的问题，从根本上解决问题”，能够发现真正的问题并不是很容易的事情，如果格局、视野不够，或者所处的环节不够，要发现真正的问题，知道问题的核心是很难的。核心还是管理者的格局，只有管理者有了足够大的格局，才可能创造出培养优秀的经营者的环境和平台。

一程山水一程歌_c0bf·2025-07-19 15:52

（34）FPGA原语设计（BUFGMUX）

（34）FPGA原语设计（BUFGMUX）1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）FPGA原语设计（BUFGMUX）5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray

宁静致远dream·2025-07-19 13:30

FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）

FPGA小白到项目实战：Verilog+Vivado全流程通关指南（附光学类岗位技能映射）引言：为什么这个FPGA入门路线能帮你快速上岗？

阿牛的药铺·2025-07-12 18:06

FPGA 设计中的 “Create HDL Wrapper“ 和 “Generating Output Products“ 的区别

CreateHDLWrapper(创建HDL包装器)目的：为顶层设计模块（通常是BlockDesign/IPIntegrator设计）创建一个HDL包装文件功能：将图形化/框图设计的BlockDesign转换为可综合的HDL代码（Verilog

行者..................·2025-07-12 13:02

SystemVerilog LRM 学习笔记 -- clocking块

1clocking...endclocking块clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clockcycle在更高的抽象层次上写testbench(如“##3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在function

·2025-07-10 06:21

system Verilog：clocking中定义信号为input和output的区别

在SystemVerilog中，clocking块用于定义时钟块，这通常用于描述时钟边缘和同步的输入/输出行为，特别是在测试平台和硬件接口描述中。

加载-ing·2025-07-10 06:19

基于FPGA的二维FFT实现

经过Verilog编程和Modelsim仿真测试

廉连曼·2025-07-10 05:47

基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码

基于FPGA的Verilog电子密码锁设计资源文件：为安全而生，智控锁码【下载地址】基于FPGA的Verilog电子密码锁设计资源文件基于FPGA和Verilog语言设计的电子密码锁项目，提供完整的硬件设计原理图

·2025-07-10 05:47

[SystemVerilog] Clocking

SystemVerilogClocking用法详解SystemVerilog的clocking块（ClockingBlock）是一种专门用于定义信号时序行为的构造，主要用于验证环境（如UVM）中，以精确控制信号的采样和驱动时序

S＆Z3463·2025-07-10 05:46

【Verilog】parameter、localparam和 `define的区别

在Verilog中，parameter、localparam和`define都用于定义常量，但它们在作用域、可配置性和处理阶段上有着重要区别。理解这些差异对于编写高质量的Verilog代码至关重要。

kanhao100·2025-07-06 02:13

Verilog 语法知识1

VerilogHDL的基本语法11.变量：变量即在程序运行过程中其值可以改变的量,在VerilogHDL中变量的数据类型有很多种wire型wire型数据常用来表示用于以assign关键字指定的组合逻辑信号

·2025-07-05 15:27

basic verilog 语法--FPGA入门1

1,Assign语法Assignisonlyforwiretypevarity;1.1definemodulemain(inputclkIn,//50M,20nsinputspi_clk,inputspi_mosi,inputspi_cs,inputreset_FPGA,outputwireout_LD_PULS_trig_Out//LDtrigout)1.2assignout_LD_PULS_t

Kent Gu·2025-07-05 15:27

Verilog 语法介绍 4

#记录一些语法、概念、编译方法#目录iverilog编译参数：iverilog进行多文件编译：gtkwavewave.vcd.tclverilog如何debuglatch和Flip-flop同步信号、异步信号

·2025-07-05 15:56

Verilog HDL基础语法1-1

一、语法特点及规则①Verilog采用模块化结构，数据类型和变量、基本运算符等基本语法，语法类型和C语言很相似。

酱酱酱酱酱·2025-07-05 15:54

Verilog取绝对值代码设计

取绝对值的时候肯定都是针对有符号数来取的，然后存入无符号数中。对于有符号数在寄存器中的存储，是默认最高位为符号位，低位为数据位（正数源码，负数补码），对于正数，我们可以直接将数据赋给无符号寄存器（这个寄存器的位宽至少要大于或等于数据位）。而对于负数，我们需要对数据位取反加一，然后将数据赋给无符号寄存器。有的时候我们的这个无符号寄存器位数比较大的时候，若数据位负数，可以直接将有符号寄存器直接不考虑符

幸运学者·2025-07-05 05:12

【教程4＞第7章＞第26节】基于FPGA的RS(204,188)译码verilog实现10——RS译码模块整体实现与性能仿真评估

本课程学习成果预览目录1.软件版本2.RS译码模块整体实现介绍2.1伴随式计算（SyndromeCalculation）2.2擦除位置处理（ErasureHandling）2.3多项式乘法（PolynomialMultiplication）2.4欧几里得算法（EuclideanAlgorithm）2.5钱搜索（ChienSearch）3.RS译码模块整体FPGA实现4.RS译码仿真测试5.视频操作

fpga和matlab·2025-07-04 01:40

呼吸灯 verilog FPGA 基础练习8

呼吸灯verilogFPGA基础练习8发现问题，用技术解决问题。兴趣是自己的源动力!

cycf·2025-07-03 21:43

DS18B20温度传感器的Verilog初始化程序实战指南

本文还有配套的精品资源，点击获取简介：DS18B20是一款适用于宽温度范围的高精度数字温度传感器，采用Verilog语言实现其初始化程序，以便能够正确地在系统中运行。

北海有座岛·2025-07-01 21:19

verilog ascii码 0-99翻译成16进制数

VerilogASCII码转16进制数(0-99)moduleascii_to_hex(inputclk,inputrst_n,input[7:0]ascii_high,//十位数的ASCII码input

LEEE@FPGA·2025-06-29 23:22

【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）

笔试时间：2022-7-28；题目类型：不定项（10x1’=10’）【错选不得分，少选得1/3分】问答（9x10’=90’）文章目录不定项1、(单选)在verilog语言中，a=4'b1011，那么&a

ReRrain·2025-06-28 02:58

FPGA(现场可编程门阵列)是什么？

以下是通俗易懂的解析：⚙️术语拆解Field-Programmable（现场可编程）：芯片出厂后，用户可通过硬件描述语言（如Verilog/VHD

Yashar Qian·2025-06-27 20:16

FPGA与Verilog实现的Cordic算法测试项目

本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。

weixin_42668301·2025-06-27 04:01

【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块

目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB

fpga和matlab·2025-06-26 20:29

Vitis HLS 学习笔记--hls::stream（理解串流：基础）

它类似于C++标准库中的std::stream，但是专门设计用于硬件描述语言（如Verilog或VHDL）中的数据流。

hi94·2025-06-26 16:30

推荐频道