hdl 第18页

verilog hdl 分频器

晶振时钟频率为50MHz，欲得到4Hz的频率，就要进行50MHz/4Hz=12.5M次分频（晶振时钟周期为20ns，欲得到0.25s的时钟周期信号，就要进行0.25s/20ns=12.5M次分频）。时钟翻转要等待的时间为0.125s，则0.125s=20ns*（12.5M/2），所以需要等待12.5M/2次，即50MHz/4Hz/2次时钟上升沿跳变。容易得到分频器的条件公式：p==晶振频率/2/欲

zhaohengnice·2020-07-06 12:57

ZYNQ 开发流程

3)在Vivado里生成顶层HDL文件，并添加约束文件。再编译生成比特流文件（*.bit）。

yundanfengqing_nuc·2020-07-06 11:21

Quartus 软内核NIOS II 入门指导

一.背景介绍FPGA开发过程中，往往有许多重复性繁琐的事情要处理，这时候直接使用HDL编程实现，会很浪费资源；而且有些工作是不需要并行执行，这时候NIOSII内核就提供了很好的解决方案。

菊厂码农·2020-07-06 11:30

verilog知识点（一）

一、Verilog_HDL模型所谓不同的抽象类别，实际上是指同一个物理电路，可以在不同层次上用Verilog语言来描述。如果只从行为功能的角度来描述某一电路模块，就称作行为模块。

yc2020021699·2020-07-06 10:47

转载巧用FPGA中资源

在做FPGA设计时，如果针对FPGA中资源进行HDL代码编写，对设计的资源利用和时序都有益。下面主要讲解一下如何巧用FPGA中资源：1.移位寄

xuexiaokkk·2020-07-06 09:51

Verilog HDL常用的行为仿真描述语句

一、循环语句1、forever语句forever语句必须写在initial模块中，主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下：[c-sharp:nogutter]viewplaincopyparametermode_num=5;initialbeg

xiangyuqxq·2020-07-06 08:28

5、Verilog HDL--行为级建模1

1、语句块串行语句块：begin…end延时执行并行语句块：fork…join并行执行，只能用于仿真测试程序2、过程赋值语句（1）阻塞赋值语句：操作符号“=”，语法格式变量=表达式特点：执行有先后顺序之分，主要体现在begin…end语句块中。（先计算表达式，再立即赋值）（2）非阻塞赋值语句：操作符号“=重新赋值语句：dessigndessign另外两种赋值语句，强制(force)、释放（rele

笑一笑0628·2020-07-06 08:15

3、Verilog HDL--运算符和表达式

1、算术操作符主要包括加“+”、减“-”、乘“x”、除“/”、取模“%”。例：当a=4'b1111,b=3'b011时，即a*b结果如下图所示：二进制运算结果与十进制运算结果一致。比如，用十进制表示，a=15，b=3，即a*b=45，用二进制表示为101101。因此，a/b=5，即为4'b0101。2、关系操作符主要包含大于“>”、小于“=”、小于等于“>”。例，a=6'101101，a?:条件表

笑一笑0628·2020-07-06 08:15

4、Verilog HDL--数据流建模

1、连续赋值语句目标类型（1）标量线网，如wirea,b;（2）向量线网，如wire[3:0]a,b;显式连续赋值语句：先定义，再赋值（用的多）。形式如下：具体示例如下：隐式连续赋值语句：直接定义并赋值。形式如下：具体实例如下：其中，assign相当于连线，一般是将一个变量的值不间断地赋值给另一个变量，就像把这两个变量连在一起，所以习惯性的当做连线用，比如把一个模块的输出给另一个模块当输入。具体用

笑一笑0628·2020-07-06 08:15

2、Verilog HDL--语言要素

1、空白符空格符（\b)、制表符（\t）、换行符和换页符。目的：主要是为了程序的易读性。2、注释符单行注释：以“//”开始；多行注释：以“/*”开始和结束。注：在设计中，注释、命名等都需要以英文来表示。3、标识符可以是字母、数字、$符号、_（下划线）的组合，但首字母必须是字母或下划线。且，Verilog大小写不一致，区分；VHDL大小写一致，不区分。4、转义字符用“\”表示，但几乎没啥用。5、关键

笑一笑0628·2020-07-06 08:14

Modelsim的脚本仿真流程

对于上述的复杂情况，需要使用专门的HDL仿真器，比如Cadence的

wyh135792·2020-07-06 08:16

Verilog HDL语言的使用

实验一：用Verilog实现4-16线译码器moduleYIMAQI(Y,A);input[3:0]A;wire[3:0]A;output[15:0]Y;reg[15:0]Y;regs;always@(A)begincase(A)4'b0000:Y<=16'b1111111111111110;4'b0001:Y<=16'b1111111111111101;4'b0010:Y<=16'b111111

wyh135792·2020-07-06 08:15

用verilog HDL实现LCD液晶显示代码

初学verilog,写得不好请多指教/*在LCD上显示12580yianwobangni内部显示地址12345678910111213141516000102030405060708090A0B0C0D0E0F第一行404142434445464748494A4B4C4D4E4F第二行比如第二行第一个字符的地址是40H，那么是否直接写入40H就可以将光标定位在第二行第一个字符的位置呢？这样不行，因

wulala21·2020-07-06 07:00

vivado----fpga硬件调试 (二)----mark_debug

Debug分为3个阶段：1.探测信号：在设计中标志想要查看的信号2.布局布线：给包含了debugIP的设计布局布线3.分析：上板看信号一探测信号探测信号有2种方法一种是直接在HDL源代码中用（*ma

长弓的坚持·2020-07-06 07:05

如何将自己写的verilog模块封装成IP核(二)

详细的参考信息如下：1.什么是BlackBox-一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。当综合这个大设计时综合器不需要知道这

长弓的坚持·2020-07-06 07:34

Verilog HDL(4）行为级建模

前言：在当今数字电路中同步时序电路为主。如果采用数据流模式+assign来描述电路中，赋值左边类型一定是wire类型，而在过程语句中无论描述组合电路还是时序电路，initial和always赋值语句左边信号一定定义为reg类型。总的来说，reg用于时序电路，wire用于组合电路，但initial和always在描述组合电路时也要用reg类型。3.2.2语句块begin-end:串行语句，在语句块内

王天羽同学·2020-07-06 06:03

Verilog HDL(5) 行为级建模2

3.2.5条件分支语句前言：在veriloghdl中条件分支语句分为两种：if条件语句和case条件分支语句。二这两个语句也是唯一可以广泛使用的语句。1.if条件语句判断所给的条件是否满足，然后根据判断情况来进行下一步操作。形式1：if(条件表达式)语句块；形式2：if(条件表达式)语句块1；else语句块2；形式3：循环嵌套其实if语句也可以用连续赋值语句表示assignout=sel?a:s;

王天羽同学·2020-07-06 06:03

Verilog HDL（3）程序设计语句和描述方式

在verilog中只有三种设计语句1.数据流建模，2.行为级进模，3.结构性建模3.1数据流建模3.1.1连续赋值语句—连续赋值的目标类型主要是标量线网和向量线网两种（1）标量线网，如：wirea,b;(2)向量线网，如：wire[3:0]a,b;1.显性连续赋值—;//信号定义连线型变量类型—assign#=Assignmentexpression;//assign赋值语句assign语句和信号

王天羽同学·2020-07-06 06:32

Verilog HDL（1）语言要素

VerilogHDL（1）语言要素2.1、空白符空白符包括空格符（\b）,制表符（\t）,换行符，换页符。编译和综合时空白符可省略2.12、注释符：“//”,"/*.....*/"。2.13、标识符，被命名信号名，模块名，参数名称。它可以是一组字母，数字，$和“__”的组合，区分大小写（VHDL不区分大小写），第一个字符必须是字母或下划线。转义字符，以“\”开头，用于不符合规定的标示名称前。2.1

王天羽同学·2020-07-06 06:32

HDL语言三种描述方式--结构化描述方式、数据流描述方式、行为级描述方式

当我们使用HDL代码在描述硬件功能时，主要有三种描述方式，即结构化描述方式、数据流描述方式、行为级描述方式。

奔跑的技工z·2020-07-06 06:11

基于zynq的图像识别算法移植（二）

ug902，但xilinx的教程实在太长了，我也只是挑着看，等空下来了一定要细品一、HLS简介VivadoHLS是Xilinx公司发布的面向新一代FPGA推出的高级综合工具，在HLS工具中，用户不用受传统HDL

小Xuan·2020-07-06 05:11

《EDA技术与Verilog HDL设计》第4、5 章读书笔记与总结

硬件描述语言（HDL）是一种用形式化方法描述数字电路和设计数字逻辑系统的语言。第四章笔记VerilogHDL的基本设计单元是模块，一个模块由描述接口和描述逻辑功能两部分构成。

蛋卷Z·2020-07-06 05:28

【Verilog HDL学习之路】第二章 Verilog HDL的设计方法学——层次建模

2VerilogHDL的设计方法学——层次建模重要的思想：在语文教学中，应该先掌握核心方法论，再用正确的方法论去做题目，这样能够逐渐加深对于方法论的理解，做题的速度和准确率也会越来越高。在VerilogHDL中，该思想同样适用，在编程，软件开发也一样如此学习正确的设计方法学按照方法不断训练掌握设计方法学进行高效的设计2.1设计方法学——层次建模2.1.1方法理论自上而下设计方法设计者先设计出顶层模

姜海天-夜路独行者·2020-07-06 04:32

【Verilog HDL】门级描述 / 数据流描述 / 行为级描述——通过四选一多路选择器，实现对于不同层级描述方式的整体性认知

目录0前言1输出端口的设计1.1门级描述和数据流描述1.2行为级描述2三种描述方式的整体架构2.1门级描述2.2数据流描述2.3行为级描述2.4补充：独立的语句2.5小结3理解三种描述方式的本质3.1门级描述3.2数据流描述3.3行为级描述4理解不同抽象层级描述方式与功能设计之间的联系4.1需求分析&行为级描述4.2求逻辑表达式&数据流描述4.3画逻辑电路图&门级描述4.4小结5激励块的特殊设置6

姜海天-夜路独行者·2020-07-06 04:32

生成IP核(使用自己的HDL代码)

在FPGA设计中，有时会用到以前编写过的设计代码。通常比较好的做法就是把这些类似的可以复用的模块，独立定做成一个IP块以备以后需求。设计过程如下：第一步：先像通常建立工程设计一样，先编写一个模块，如下以点亮led为例(万事点灯起),代码如下(为一个分频1000hz程序，输出看了led显示)：moduleled(inputclk,inputkey,outputregclk_div);reg[4:0]

小明同学@zx·2020-07-06 04:03

Verilog HDL语言基础

基本模型结构modulemodule_name(port_list);(端口声明)(数据类型声明)(电路功能)(时序规范)endmodule注意：关键字为小写分号是声明结束符单行注释：//多行注释：/**/时序规范用于仿真端口类型input——输入端口output——输出端口inout——双向端口数据类型1.Net数据类型——表示进程之间的物理互联类型定义wire表示一个节点或者连接tri表示一个

zwh搁浅·2020-07-06 04:10

FPGA作业2：利用veilog设计4-16译码器

4to16”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL

CheuGen54·2020-07-06 02:49

使用X-HDL对VHDL/Verilog相互转换的简单教程

1.下载后先运行X-HDL-4.2.1-Setup.exe文件，选择安装路径，注意路径中不要有中文。

酒德麻鹅·2020-07-06 02:01

基于ZYNQ的嵌入式学习笔记七（HSL设计基本刷新显示）

HLS主要应用：在于某些算法工程或软件工程师尽管学习了HDL（HardwareDescriptionLanguage），但由于对硬件理解不够，仍然无法熟练掌握硬件编程。

万万VV·2020-07-06 02:12

Verilog HDL语言实现ROM、RAM+有限状态机

利用MegaWizard实现创建RAM和ROM。（1）建立1个32单元8bit的RAM，并将0-31填入该RAM；（2）建立1个32单元8bit的ROM，建立.mif文件填入数据，并读出来显示。(1)、RAM功能代码:moduleshiyan41(clk,wren,reset,q);inputclk;inputwren;inputreset;output[7:0]q;reg[4:0]address

JZ_54·2020-07-06 02:06

Verilog HDL语言设计实现过程赋值+译码器

完成课本例题6.11、6.12，进行综合和仿真（功能仿真），查看综合和仿真结果，整理入实验报告。6.11moduleshiyan21(in,clk,out1,out2);inputclk,in;outputout1,out2;regout1,out2;always@(posedgeclk)beginout1<=in;out2<=out1;endendmodule`timescale1ns/1nsm

JZ_54·2020-07-06 02:06

ila、网表、hdl、eco

debug调试总共有三种方式。1、就是ila核监测。2、（*mark_debug=“true”*）wire[3:0]in；3、以及网表检测（利用综合好的信息，添加debug，然后给触发时钟）三种方式的操作方式不表。对三种方式的解释说明。ila核其实就是用集成好的向导，操作简单，但是每次更改ila核工作量巨大，一般新手使用。debug，是在底层生成相对应的电路。但是触发条件简单，只有真假。网表监测，

赤金·2020-07-06 02:29

vivado-HLS入门

但是用HDL语言开发神经网络过于复杂，利用Xilinx公司的高层次综合工具vivadoHLS开发RTL逻辑的IP核则可以降低开发难度。本文主要描述了如何使用vivadoHLS的基本功能。

W,Haixin·2020-07-06 02:39

Verilog HDL 笔试 & 面试常考代码精选（一）

Q：用VerilogHDL实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号。这里是微信公众号的链接：Verilog笔面试常考代码精选10题A：一、原理脉冲边沿的特性：两侧电平发生了变化，如上图所示一个脉冲，既有上升沿还有下降沿。如果检测的是下降沿，也就是按键检测，应该是从高电平变低电平。思路：设计两个或多个一位的寄存器，用来接收被检测的信号，系统时钟来一次记一次输入信号，如果用了两个寄存器

攻城狮Bell·2020-07-06 01:16

Verilog HDL常用综合语法

前面已经记录了一些组成Verilog的基本组成，可以用这些基本组成来构成表达式。这一节，就来记录一下把这些表达式构成一个文件的各种行为描述语句。①这里用Verilog基本要素进行的行为描述主要是针对综合来的，也就是可以设计出实际电路来的（行为描述语句有两大子集，一个是面向综合，一个是面向仿真）。②行为描述语句一般指放在always语句中。内容提纲如下所示：·触发事件控制·条件语句（if与case语

weixin_34348805·2020-07-06 01:54

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/3.4实验十：串口模块单片机？串口？这些已经是众所周知的组合了吧。但是有一点你是否明白过串口传输的细小部分呢？我们先抛开硬件接口不谈（基本上没有什么好谈），在传统的串口实验。我们只是在串口的表面上，对单片机的寄

weixin_34327761·2020-07-06 01:01

【黑金动力社区】【FPGA黑金开发板】Verilog HDL的礼物 - Verilog HDL扫盲文

本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/目录目录02第0章VerilogHDL语言扫盲文030.01各种的HDL

???Sir·2020-07-06 01:44

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源（六）

声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/2.5低级建模的资源低级建模有讲求资源的分配，目的是使用“图形”来提高建模的解读性。图上是低级建模最基本的建模框图，估计大家在实验一和实验二已经眼熟过。功能模块（低级功能模块）是一个水平的长方形，而控制模块（低级控制模块）是矩形。组合模块，可以是任意的形状

weixin_34249367·2020-07-06 00:53

Xilinx Zynq-7000嵌入式系统设计与实现学习教程（1）

新的设计工具的推出，vivadoHLS，更加注重嵌入式系统的系统级建模，通过HLS工具，用户只需要编写C语言代码，就可以让工具自动转换和生成HDL代码随着异构架构和片

weixin_34224941·2020-07-06 00:38

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/第三章低级建模的基础实例从这一章开始，主要是由四个实验组成。实验七:数码管电路驱动。这个实验作为入门实验最具经典。透过这个实验可以有效让读者在“实感”上，感觉“低级建模”和传统的建模的区别。而且这个实验又很好的

weixin_34221332·2020-07-06 00:04

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2封装（十八）

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/5.4实验十七：PS2封装有关PS2驱动什么，我们已经在实验八完成了，这一章我们要将PS2封装。在这里笔者稍微重复一下“封装（接口）的定义”：（一）最后的工程。（二）使模块独立。在5.3章中，我们对蜂鸣器的封装

weixin_34194379·2020-07-06 00:26

Verilog 初学笔记--顺序操作和并行操作的一点思考（参考黑金教程：Verilog HDL那些事建模篇）...

Verilog是一门建模语言，而不是一门编程语言。同众多的编程语言相比，他最大的特点是并行性。即Verilog不但能描述串行操作，也能描述并行操作。如果理解了Verilog的并行设计原则，则设计的系统不但层次分明，且易于理解和维护。如对于编程入门的流水灯，假设满足以下功能：三个LED灯，在三个时钟周期内分别输出高电平，如下图波形：在三个时钟周期内LED0，LED1，LED2轮流输出高电平。如果用C

weixin_34194087·2020-07-06 00:25

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--听听低级建模的故事（五）

声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/2.4听听低级建模的故事经过两章的洗礼，这一章就放松放松吧...听听我讲故事。我大约初学FPGA有两个月左右后，我步入学习FPGA的瓶颈期。那时候，我虽然很好掌握VerilogHDL语言的基础，并且很熟悉RTL级代码，可是我始终有一种“不可触及”的感觉。我

weixin_34160277·2020-07-06 00:40

FPGA设计——正弦信号发生器

4.ROM文件的生成ROM波形可以通过MIF或HEX文件保存在FPGA的ram或rom模块中，也可以自己编写HDL文件存储。这里我们采用后者。利用win-

weixin_34146986·2020-07-06 00:01

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模仿顺序操作（十二）...

声明：本文为原创作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/第四章低级建模仿顺序操作4.1基本思路C语言的编程，在理解上我们可以看成“顺序操作”。就如吃饭一系列步骤一样，张口，将饭入口，咬碎，吞下。VerilogHDL语言，要执行如同“顺序操作”，实际上是不可能的，但是

weixin_33976072·2020-07-05 23:46

浅析Xilinx 三速以太网MAC IP核（仿真篇）

此次为了将设计移植到xilinxFPGA上，需要用到xilinx的三速以太网MACIP核，当然也可以自己用HDL编写，但必须对数据链路层协议有非常清晰的认识。

weixin_33951761·2020-07-05 23:23

如何将自己写的verilog模块封装成IP核

详细的参考信息如下：1.什么是BlackBox-一个大的设计中可以用到一系列网表文件作为输入的一部分而并不全部使用HDL文件。

weixin_33933118·2020-07-05 23:32

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）

声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/第二章：低级建模的基础2.1顺序操作和并行操作顺序操作和并行操作，是新手们很容易混乱的一个重点。但是为了将低级建模发挥到极限，这一点必须好好的理解。VerilogHDL语言，虽然不同与其他高级语言的优秀结构性，但是作为硬件描述语言的它，最大的优势是并行操作

weixin_33895695·2020-07-05 23:52

《Verilog HDL那些事儿》PDF 3.0版本发布

《VerilogHDL那些事儿》1.0版本发布四章内容，后续将后面的两章内容加入，最近比较忙，希望大家体谅！目录：书语9第一章前言11——我眼中的FPGA和VerilogHDL11第二章：低级建模-基础知识132.1顺序操作和并行操作13实验一：永远的流水灯。14实验一说明：20实验一总结：202.1倾向并行操作21实验二：闪耀灯和流水灯22实验二说明：26实验二结论：272.3VerilogHD

weixin_33805992·2020-07-05 23:39

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--倾向并行操作（三）

声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/2.2倾向并行操作在2.1章理解了"顺序操作"和“并行操作”的区别之后，这一章我们要讨论并且习惯“并行操作”的思考。上图是一个组合模块，里边包含了两个功能模块。一是对闪耀灯控制的功能模块，二是对流水灯控制的功能模块。假设我要利用“顺序操作”实现如图的功能模

weixin_33805557·2020-07-05 23:07

推荐频道

hdl

verilog hdl 分频器

ZYNQ 开发流程

Quartus 软内核NIOS II 入门指导

verilog知识点（一）

转载巧用FPGA中资源

Verilog HDL常用的行为仿真描述语句

5、Verilog HDL--行为级建模1

3、Verilog HDL--运算符和表达式

4、Verilog HDL--数据流建模

2、Verilog HDL--语言要素

Modelsim的脚本仿真流程

Verilog HDL语言的使用

用verilog HDL实现LCD液晶显示代码

vivado----fpga硬件调试 (二)----mark_debug

如何将自己写的verilog模块封装成IP核(二)

Verilog HDL(4）行为级建模

Verilog HDL(5) 行为级建模2

Verilog HDL（3）程序设计语句和描述方式

Verilog HDL（1）语言要素

HDL语言三种描述方式--结构化描述方式、数据流描述方式、行为级描述方式

基于zynq的图像识别算法移植（二）

《EDA技术与Verilog HDL设计》第4、5 章读书笔记与总结

【Verilog HDL学习之路】第二章 Verilog HDL的设计方法学——层次建模

【Verilog HDL】门级描述 / 数据流描述 / 行为级描述——通过四选一多路选择器，实现对于不同层级描述方式的整体性认知

生成IP核(使用自己的HDL代码)

Verilog HDL语言基础

FPGA作业2：利用veilog设计4-16译码器

使用X-HDL对VHDL/Verilog相互转换的简单教程

基于ZYNQ的嵌入式学习笔记七（HSL设计基本刷新显示）

Verilog HDL语言实现ROM、RAM+有限状态机

Verilog HDL语言设计实现过程赋值+译码器

ila、网表、hdl、eco

vivado-HLS入门

Verilog HDL 笔试 & 面试常考代码精选（一）

Verilog HDL常用综合语法

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

【黑金动力社区】【FPGA黑金开发板】Verilog HDL的礼物 - Verilog HDL扫盲文

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的资源（六）

Xilinx Zynq-7000嵌入式系统设计与实现 学习教程（1）

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础实例（七）

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--PS2封装（十八）

Verilog 初学笔记--顺序操作 和 并行操作的一点思考（参考黑金教程：Verilog HDL那些事 建模篇）...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--听听低级建模的故事（五）

FPGA设计——正弦信号发生器

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模 仿顺序操作（十二）...

浅析Xilinx 三速以太网MAC IP核（仿真篇）

如何将自己写的verilog模块封装成IP核

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）

《Verilog HDL那些事儿》PDF 3.0版本发布

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--倾向并行操作（三）

Xilinx Zynq-7000嵌入式系统设计与实现学习教程（1）

Verilog 初学笔记--顺序操作和并行操作的一点思考（参考黑金教程：Verilog HDL那些事建模篇）...

【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模仿顺序操作（十二）...