hdl 第20页

xilinx verilog语法技巧(三)--RAM的初始化

RAM的初始化RAM可以通过以下方式初始化：1，在HDL源代码中指定RAM初始内容；2，在外部数据文件中指定RAM初始内容。

微信公众号：FPGA开源工作室·2020-07-04 11:00

verilog HDL 仿真错误

学习xilinxFPGA，自己学习编写一个计数器的verilogHDL的程序，在仿真激励上编写始终不过，总报语法错误，郁闷啊。下面贴出这个程序，以便自己今后记住：modulecnt_4bit(q,clear,clock);inputclear,clock;output[3:0]q;reg[3:0]q;always@(posedgeclearornegedgeclock)beginif(clear)

amu226·2020-07-04 10:10

Verilog HDL之于FPGA--阻塞与非阻塞赋值

VerilogHDL之于FPGA阻塞与非阻塞赋值VerilogHDL硬件描述语言:VerilogHDL硬件描述语言脱胎于C语言，却与C语言执行的方式不同。Verilog有并行和顺序执行两种方式，而C语言程序只能从main函数进入，然后开始顺序执行。并行执行：VerilogHDL在模块与模块之间是并行执行。moduletest(clk,a,b,c);inputclk;outputa,b,c;rega

溪江月·2020-07-04 10:58

FMC141-4路 250Msps/16bits ADC, FMC板卡

与本板卡同步发布的有针对ALTERAFPGA和XILINXFPGA的HDL固件设计。板卡的ADC器件采用AnalogDevicesAD9467核心芯

a7257825·2020-07-04 10:35

[Xilinx ZYNQ] #3 ZYNQ 工程开发流程 (Vivado)

(3).在Vivado里生成顶层HDL文件，并添加约束文件。再编译生成比特流文件system.bit。

Zenor_one·2020-07-04 09:03

自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件

开发环境：QuartusPrimeStandardEdition18.1系统版本：Windows10Prox6418092.框架编写IP核首先需要编写HDL形成硬件电路将数码管与NiosⅡ处理器连接起来并通信

Verdvana·2020-07-04 09:50

（一）60秒倒计时电路Logisim电路原理图和Verilog HDL 描述+ DE2-70开发板

首先，感谢MOOC华中科技大学谭志虎老师的计算机硬件设计课程！这套课程学习下来,帮助我理解了当时学习数字逻辑课程中存在的许多困惑！！硬件菜鸡一枚，本人硬件课程设计遇到的，特此记录下来，作为自己的学习记录，同时希望给还在挠头的同学一点参考，起到抛砖引玉的效果。废话少说！！正文来了！！！！第一步：先在logisim这个软件中用画电路原理图的方式，来看看它的电路原理图是啥样的吧！讲解一下原理图，因为我要

TATYBOY·2020-07-04 08:22

利用FPGA实现超声测距（Verilog HDL）

设计要求利用AlteraDE2-115开发板和某宝的HC-SR04超声波测距模块实现测距功能显示结果包括三位整数及两位小数距离小于10cm时点亮一个LED超声波原理：HC-SR04超声波测距模块可提供2cm-400cm的非接触式距离感测功能，测距精度可达高到3mm；模块包括超声波发射器、接收器与控制电路。图1为HC-SR04外观，其基本工作原理为给予此超声波测距模块一触发信号后模块发射超声波，当超

MuLeII·2020-07-04 08:57

Linux下安装运行keil uVision 4 (MDK v4.7)

url=8tjgR-t30E9pQ-h4MoY_55bl__W8hDL

非著名码农·2020-07-04 08:08

【 Verilog HDL 】不同抽象级别的Verilog HDL模型之门级结构描述

本博文参考：《从算法设计到硬件逻辑实现》，仅供学习交流使用。Verilog模型可以是实际电路不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种：1)系统级(system)2)算法级(algorithmic)3)RTL级(RegisterTransferLevel):4)门级(gate-level):5)开关级(switch-level)对于数字系统的逻辑设计工程师而言，熟练地掌握门级、

李锐博恩·2020-07-04 07:10

【FPGA】分频电路设计（Verilog HDL设计）（良心博文）

目录前言分频器分类偶分频奇分频占空比为50%的奇分频占空比不限定的奇数分频器前言虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用VerilogHDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直接用VerilogHDL设计分频电路一无是处，毫无用途。如果

李锐博恩·2020-07-04 07:10

【 Verilog HDL 】Verilog 迭代连接运算符

VerilogHDL中有一个特殊的连接符号——“{}”，（上次看华为面试题也有这个简单的选择题），称为迭代连接运算符，顾名思义，它兼具迭代和连接的双重功效，如下：（1）连接功能该运算符号的第一个基本功能就是连接功能，能够将若干个寄存器或者线网类型的变量首尾连接起来组成一个位宽更大的变量。例如：wirea=1'b1;wire[2:0]b=3'b001;wire[3:0]c={a,b};//c=4'b

李锐博恩·2020-07-04 07:38

FPGA之道（73）设计方法学与FPGA程序设计的境界

设计方法学讨论当实现一个FPGA项目时，我们的主要工作其实不是敲击键盘编写出华丽丽的HDL代码，恰恰相反，思考如何编写出恰当的HDL代码会占用更多的时间。

李锐博恩·2020-07-04 07:06

FPGA之道（51）数据的存储

芯片外部的资源数据存储的形式、实现及应用场合寄存器特征简介实现载体应用场合RAM特征简介实现载体应用场合ROM特征简介实现载体应用场合FIFO特征简介实现载体应用场合STACK特征简介实现载体应用场合寄存器的HDL

李锐博恩·2020-07-04 07:06

FPGA之道（42）FPGA设计的分类

在动手用HDL代码实现FPGA设计之前，最好先分析一下待实现的FPGA设计具有哪一个或者哪几个基本类别的特征，从而采用更加适合的编程思路来编写HDL代码。按功

李锐博恩·2020-07-04 07:06

关于verilog与VHDL之间转换的软件 X-HDL 笔记

现在大部分都是用verilog编写代码，但是偶尔也会看到别人写的VHDL代码，对于VHDL不是很熟悉的人来说，这个软件还是实用的。网上很多地方都可以下载到该软件；初次使用有个头疼的问题就是，你发现verilog代码明明没有问题，也没有中文注释，但是翻译的时候它还是报错，这时候你就得再仔细看看代码中是不是有出现乱码的注释，如果有乱码的注释的话也是会报错滴哟当然翻译出来的VHDL也并不是完全没有问题的

R@·2020-07-04 07:05

UltraEdit在建立Verilog环境

是一个使用广泛的编辑器，但它并不直接支持HDL。在网上查了资料后，自定义了一个Ve

MengBoy·2020-07-04 07:38

SystemVerilog中结合interface实现输出数据总线的功能(1)

在FPGA的HDL程序设计中，有时我们也希望能够应用数据总线方案以降低设计难度并充分利用这一方案的便利性。

JohnYork·2020-07-04 06:42

状态机详解（一段式、二段式、三段式）

描述方式：①状态转移图：设计分析时使用，工具自动翻译的代码效率不高，适合规模小的设计；对于大规模设计，HDL更好；②状态转移表；③HDL描述。设计步骤：①逻辑抽象，得到

CuteBaBaKiller·2020-07-04 06:05

Vivado使用技巧（21）：仿真中的Debug特性

总的来说有三种调试方法：1.使用Step逐行调试Step命令一次只执行HDL代码中的一行，从而验证和调试设计。运行仿真后，点击Run->Step或工具栏中的Step可执行该命令。

FPGADesigner·2020-07-04 05:52

Vivado使用技巧（24）：HDL/XDC中设置综合属性

Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，比如LOC约束适用于布线过程，因此必须保留该属性配置情况。本文将介绍Vivado综合工具支持的所有属性设置，并给出Verilog示例。1.ASYNC_REG该属性将reg类型配置为可以在D输入管脚接受

FPGADesigner·2020-07-04 05:52

FPGA工程师：从绝望到绝地逢生

当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plusII原理图环境下用74系列逻辑器件搭建起来的。

嵌入式资讯精选·2020-07-04 05:42

FPGA入门笔记四顺一遍开发流程

2)RTL级HDL设计RTL级(RegisterTransferLevel，寄存器传输级)指不关注寄存器和组合逻辑

yangshoub·2020-07-04 03:20

7、Verilog HDL--结构化建模

1、模块级建模（1）模块调用方式语法格式：模块名示例名(端口名列表)示例如下：当一个模块在当前模块被调用多次，其语法格式为：当定义的模块为标量时，若对其进行矢量调用，语法格式为：[阵列左边界:阵列右边界]()（2）模块对应方式a）端口位置对应方式语法格式：模块名实例名(,,…，)b）端口名对应方式语法格式：模块名实例名(端口名1,端口名2,…，端口名n)c）不同端口位宽的匹配当端口和端口的表达式位

笑一笑0628·2020-07-04 03:09

Verilog HDL (6)结构化建模

前言：先说这节课听得不是很懂，没学数电，直接学verilog其实很难。但就像弹幕说的自己打开的视频，跪着也要看完。结构化建模优点之一是连线型变量与模块的连接关系很清楚。3.3结构化建模结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述关系，组成硬件电路的各个子模块之间的相互层次关系以及相互联系关系都需要得到说明。根据子

王天羽同学·2020-07-04 03:35

Verilog HDL语言设计4个独立的非门

代码：moduleyanxu11(in,out);inputwire[3:0]in;outputreg[3:0]out;always@(in)beginout[0]=~in[0];out[1]=~in[1];out[2]=~in[2];out[3]=~in[3];endendmodule`timescale1ns/1nsmoduletest();reg[3:0]in;wire[3:0]out;ya

JZ_54·2020-07-04 03:41

【黑金动力社区】【原创博文集锦】《Verilog HDL那些事儿》导读

【连载】【FPGA黑金开发板】VerilogHDL那些事儿--我眼中的FPGA和VerilogHDL（一）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--低级建模的基础（二）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--倾向并行操作（三）【连载】【FPGA黑金开发板】VerilogHDL那些事儿--不是“编程”是“建模”（四）【连载】【FPGA黑金开发板】Verilo

weixin_34319111·2020-07-04 03:43

Verilog HDL的程序结构及其描述

这篇博文是写给要入门VerilogHDL及其初学者的，也算是我对VerilogHDL学习的一个总结，主要是VerilogHDL的程序结构及其描述，如果有错，欢迎评论指出。一、VerilogHDL的程序结构首先我们不开始讲VerilogHDL的语法，我们从VerilogHDL的程序结构出发。相信大家都看过芯片吧，它有个名字，有个外壳，外壳向外伸出有引脚（BGA封装的那种请不要乱搅和...），然后芯片

???Sir·2020-07-04 03:38

【连载】 FPGA Verilog HDL 系列实例--------序列信号发生器

【连载】FPGAVerilogHDL系列实例VerilogHDL之序列信号发生器一、原理在数字电路中，序列信号是指在同步脉冲作用下循环地产生一串周期性的二进制信号.能产生这种信号的逻辑器件就称为序列信号发生器.根据结构不同,它可分为反馈移位型和计数型两种。移位型序列信号发生器是由移位寄存器和组合电路两部分构成，组合电路的输出，作为移位寄存器的串行输入。计数型序列信号发生器能产生多组序列信号,这是移

weixin_30449453·2020-07-04 02:24

Verilog HDL三种建模方式

模块（module）是verilogHDL设计当中的基本组成单元，每个设计都是由一个或者多个模块构成，为了能更好地完成设计，我们先来学习模块的写法。注意：在设计当中，应该在英文状态下输入，否则将会出现语法错误。VerilogHDL是区分大小写的。模块必须以关键字module开始，以关键字endmodule结束，例：module()；；············endmodule端口的方向：input

硬件嘟嘟嘟·2020-07-04 02:35

【自我学习-zynq7】2018.11.7学习笔记

PS：processingsystemARM的SOC部分PL：progarmmablelogicFPGA部分接口：AXI-LiteAXI4AXI-stream三种总线3.vivado生成顶层HDL文件，

小庄庾发·2020-07-04 02:30

Verilog HDL三种描述方式

一.数据流建模方式在组合逻辑电路中，数据不会存储，因此输入信号经过电路变为输出信号类似于数据流动。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。连续赋值语句只能用来对连线型变量进行驱动，它可以采取显式连续赋值语句和隐式连续赋值语句两种赋值方式。1.显式连续赋值语句由两条语句构成：格式：;//对连线型变量进行类型说明assign#=赋值语句；//对这个连线型变量进行连续赋值

kww_·2020-07-04 01:35

HDL的四种建模方式

在FPGA设计中，有四种HDL的建模方式，主要有结构化描述方式、数据流描述方式、行为描述方式和混合设计描述：结构化描述方式：结构化的建模方式就是通过对电路结构的描述来建模，即通过对器件的调用（HDL概念为例化

qp314·2020-07-04 01:45

【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

声明：本文为转载作品，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/关于FPGA串口通信的问题，老实说看了好多资料，都没有找到满意的结果，直到在黑金动力论坛中看到这篇文章，一时竟有豁然开朗之感，老实说黑金写的文章这的很不错，本人在里面受益颇多，在此对黑金的工作人员表示致敬！3.

hust_xiaowei·2020-07-02 15:10

看思维导图：一文带你学Verilog HDL语言

关注、星标嵌入式客栈，精彩及时送达[导读]基于FPGA的SOC在嵌入式系统应用越来越广了，往往一个复杂系统使用一个单芯片基于FPGA的SOC就搞定了。比较流行的方案主要有Altera/xilinx两家的方案。要用这样的方案，首要需要掌握的是硬件描述语言。最为流行的硬件描述语言有两种VerilogHDL/VHDL，均为IEEE标准。VerilogHDL具有C语言基础就很容易上手，而VHDL语言则需要

嵌入式客栈·2020-07-02 12:25

从汇编、C语言为起点，十年FPGA开发设计经验总结

当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plusII原理图环境下用74系列逻辑器件搭建起来的。

moyouyou123·2020-07-02 12:11

【SLAM】之Velodyne VLP16 激光雷达使用

VelodyneVLP16型激光雷达横向视角360°，纵向视角30°，如下图：实验机器是ubuntu14.04x64，ROS版本Indigo，目前ROS支持的Velodyne型号是：HDL-64E，HDL

littlethunder·2020-07-02 08:36

[计算机组成原理][R-I-J型指令CPU设计实验总结]

培养了HDL(HardwareDescriptionLanguage)思维，并行，串行混合。它先是一个电路，再才是一个程序，电路为主，程序为辅，用RTL的思维去思考。

zy691357966·2020-06-30 20:33

IC设计前端到后端的流程和eda工具。

2、HDL设计输入：设计输入方法有：HDL语言（Veril

zhuzhiqi11·2020-06-30 17:05

Vivado生成HDL例化模板

下面这种方式其实并不好用，每次都要先点击’OpenElaboratedDesign’后才能使用（很慢），而且生成的例化模板接口顺序也并不是按照原始HDL中的接口顺序，用了一次后基本就没再用过，所以就自己写了一个生成例化文件的

猫叔Rex·2020-06-30 13:42

基于Verilog HDL的流水灯

moduleFLOAT_LIGHT(CLOCK_50,SW,LEDR);//全局复位信号SW[17]input[17:0]SW;output[17:0]LEDR;inputCLOCK_50;//50M赫兹的时钟regclk_1hz;regclk_10hz;regclk_20hz;regclk_60hz;regclk;regstate;reg[26:0]cnt1hz;reg[26:0]cnt10hz

而后他灵魂的一部分·2020-06-30 08:09

选择VHDL或者verilog HDL还是System Verilog

HDL概述随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和verilogHDL及SystemVerilog。

jacksong2021·2020-06-30 02:56

WebRTC学习进阶之路 --- 五、WebRTC网络知识详解(三)(最全流媒体协议(RTP/RTCP/RTSP/RTMP/MMS/HLS/HTTP/ HTTP-FLV(HDL)/SDP)

WebRTC学习进阶之路系列总目录：https://blog.csdn.net/xiaomucgwlmx/article/details/103204274RTP：实时传输协议（Real-timeTransportProtocol）RTP是一种基于包的传输协议，它用来传输实时数据。在网络上传输数据包的延迟和误差是不可避免的，对此RTP包头包含时间戳、丢失保护、载荷标识、源标识和安全性信息。这些信息

OH,CGWLMXUP·2020-06-30 00:14

简单的Verilog HDL例子（一）

例1数据选择器moduleMUX(out,in0,in1,sel);parameterN=8;output[N:1]out;input[N:1]in0,in1;inputsel;assignout=sel?in1:in0;endmodule)例2四位二进制加法计数器（带同步清零）modulecounter（q,count,reset,cin,clk）;parameterN=4;output[N:1

LOOOOKBEFULEAP!·2020-06-29 17:07

Verilog HDL 总结（1）

VerilogHDL复习总结1.Verilog语法的基础概念1.1Verilog模块的基本概念1.2Verilog用于模块的测试2.Verilog的基本语法2.1模块的结构2.1.1模块的端口定义2.1.2模块的I/O说明2.1.3内部信号说明2.1.4功能定义2.2Verilog数据类型2.2.1常量2.2.2变量2.3运算符及表达式2.3.1基本算数运算符2.3.2位运算符2.2.3逻辑运算符

WavenZ·2020-06-29 08:54

FPGA 按键检测（消抖） Verilog HDL

FPGA按键检测（消抖）VerilogHDLRTL代码modulekey(outdata,clk,rst_n,key_in);regkey_flag;regkey_state;inputclk,rst_n;inputkey_in;outputregoutdata;parameterS0=4'b0001,S1=4'b0010,S2=4'b0100,S3=4'b1000;reg[3:0]state,n

那是一段痛苦的记忆·2020-06-29 06:24

verilog学习（一）概述

硬件描述语言（HDL，hardwaredescriptionlanguage）是一种形式化方法来描述数字电路和系统的语言。

真诚的刘同学·2020-06-29 05:12

verilog中给变量指定的位赋值

此类赋值是错误的，我自己修改了语句,如下beginData[i]<=data_r[1];Data[i-1]<=data_r[0];end这就很神奇，我对硬件描述原理不太熟悉，很多时候都带着c语言的特点去想hdl

echo_hello1·2020-06-29 03:35

Verilog HDL语言设计计数器+加法器

完成课本例题4.12，进行综合和仿真（包括功能仿真和时序仿真），查看仿真结果，将Verilog代码和仿真波形图整理入实验报告。功能文件：moduleshiyan1(out,reset,clk);inputreset,clk;outputreg[3:0]out;always@(posedgeclk)beginif(reset)out<=0;elseout<=out+1;endendmodule测试文

JZ_54·2020-06-28 22:57

Verilog HDL设计实现m序列+选择器

设计m序列发生器，其特征方程为，输出数字序列信号m_sequence码速率为10Mbps；设计串行转并行电路，每4位m序列并行输出，先输入的串行数据位于并行输出数据的高位。设计测试程序，进行功能仿真，将Verilog代码和仿真波形图整理入实验报告。代码:功能代码：moduleshiyan51(reset,clock,clock_1,A_reg,m_sequence,m_seq_paral_out)

JZ_54·2020-06-28 22:57

推荐频道

hdl

xilinx verilog语法技巧(三)--RAM的初始化

verilog HDL 仿真错误

Verilog HDL之于FPGA--阻塞与非阻塞赋值

FMC141-4路 250Msps/16bits ADC, FMC板卡

[Xilinx ZYNQ] #3 ZYNQ 工程开发流程 (Vivado)

自定义数码管IP核，并让NiosⅡ SBT for Eclipse自动抓取驱动文件

（一）60秒倒计时电路Logisim电路原理图和Verilog HDL 描述+ DE2-70开发板

利用FPGA实现超声测距（Verilog HDL）

Linux下安装运行keil uVision 4 (MDK v4.7)

【 Verilog HDL 】不同抽象级别的Verilog HDL模型之门级结构描述

【FPGA】分频电路设计（Verilog HDL设计）（良心博文）

【 Verilog HDL 】Verilog 迭代连接运算符

FPGA之道（73）设计方法学与FPGA程序设计的境界

FPGA之道（51）数据的存储

FPGA之道（42）FPGA设计的分类

关于verilog与VHDL之间转换的软件 X-HDL 笔记

UltraEdit在建立Verilog环境

SystemVerilog中结合interface实现输出数据总线的功能(1)

状态机详解（一段式、二段式、三段式）

Vivado使用技巧（21）：仿真中的Debug特性

Vivado使用技巧（24）：HDL/XDC中设置综合属性

FPGA工程师：从绝望到绝地逢生

FPGA入门笔记四 顺一遍开发流程

7、Verilog HDL--结构化建模

Verilog HDL (6)结构化建模

Verilog HDL语言设计4个独立的非门

【黑金动力社区】【原创博文集锦】《Verilog HDL那些事儿》导读

Verilog HDL的程序结构及其描述

【连载】 FPGA Verilog HDL 系列实例--------序列信号发生器

Verilog HDL三种建模方式

【自我学习-zynq7】2018.11.7学习笔记

Verilog HDL三种描述方式

HDL的四种建模方式

【FPGA黑金开发板】Verilog HDL那些事儿--串口模块（十一）

看思维导图：一文带你学Verilog HDL语言

从汇编、C语言为起点，十年FPGA开发设计经验总结

【SLAM】之Velodyne VLP16 激光雷达使用

[计算机组成原理][R-I-J型指令CPU设计实验总结]

IC设计前端到后端的流程和eda工具。

Vivado生成HDL例化模板

基于Verilog HDL的流水灯

选择VHDL或者verilog HDL还是System Verilog

WebRTC学习进阶之路 --- 五、WebRTC网络知识详解(三)(最全流媒体协议(RTP/RTCP/RTSP/RTMP/MMS/HLS/HTTP/ HTTP-FLV(HDL)/SDP)

简单的Verilog HDL例子（一）

Verilog HDL 总结（1）

FPGA 按键检测（消抖） Verilog HDL

verilog学习（一）概述

verilog中给变量指定的位赋值

Verilog HDL语言设计计数器+加法器

Verilog HDL设计实现m序列+选择器

FPGA入门笔记四顺一遍开发流程