hdl

你知道Verilog HDL程序是如何构成的吗

本节通过硬件描述语言VerilogHDL对二十进制编码器的描述，介绍VerilogHDL程序的基本结构及特点。二十进制编码器及VerilogHDL描述二十进制编码器是数字电路中常用的电路单元，它的输入是代表0~9这10个输入端的状态信息。输入信号为高电平时，输出相应的BCD码，因此也称为10线4线编码器。其功能表及电路符号如图3-1所示。图3-1二十进制编码器【例3-1】利用VerilogHDL对
电子技术爱好者·2019-12-30 20:00

你知道Verilog HDL程序是如何构成的吗

本节通过硬件描述语言VerilogHDL对二十进制编码器的描述，介绍VerilogHDL程序的基本结构及特点。二十进制编码器及VerilogHDL描述二十进制编码器是数字电路中常用的电路单元，它的输入是代表0~9这10个输入端的状态信息。输入信号为高电平时，输出相应的BCD码，因此也称为10线4线编码器。其功能表及电路符号如图3-1所示。图3-1二十进制编码器【例3-1】利用VerilogHDL对
电子技术爱好者·2019-12-30 20:00

Verilog HDL基本结构

通过上一篇《VerilogHDL入门》，我们大致了解Verilog的一个基本结构，即：//**模块名定义**modulemux2_1(a,b,s,y);//**引脚方向定义inputa,b,s;outputy;//**寄存器、导线定义regresult;//reg表示寄存器//结构或行为描述always@(a,b,s)beginif(!s)result=a;elseresult=b;end//信号
AlexanderCAUC·2019-12-28 11:14

埃及豪华别墅全宅智能家居系统案例解析

最近，HDL埃及合作伙伴铅笔智能为新开罗市的一所豪华别墅安装了全宅智能家居系统。
铅笔科技·2019-12-26 07:07

MBD - DSPBuilder / HDL Coder 工具链安装调试

!本方案的系统环境与安装套件：Win764bit，VS2012enuMSDN，Quartus13.0sp1,DSPBuilder13.0sp164bit,Modelsim10.2c,Matlab2013a64bit,Matlab2016b.安装以上这些软件最好都在分区内直接的目录下，如D:\MATLAB以及C:\altera最好不要在安装路径中出现空格与中文字符，不然也许会出现一些问题。[TOC]
锦穗·2019-12-22 01:24

神乎其神的皮诺敛酸到底是什么？

Pinolenicacid）：1997年挪威科学家首次公布了松籽中有一种不饱和脂肪酸，它与地球上所有植物当中的不饱和脂肪酸不同，它只存在于松籽油中，不仅能够降低胆固醇（TC）、甘油三酯（TG），升高高密度脂蛋白（HDL
家有松林·2019-12-22 00:36

直播总结

3.Android4.3（api18）以上硬编码，以下软编码软编码libffmeng硬编码mediacodec1、协议国内常见公开的直播协议有几个：RTMP、HDL（HTTP-FLV）
一洼世界·2019-12-18 16:27

胆固醇的神话

最流行的危险因素是高密度脂蛋白（HDL）水平低，通常伴有LDL小颗粒一起出现。事实上，在每100位冠心病患者中，60-70%HDL低于正常，但不到30%将有高LDL。
自然医学探索·2019-12-17 02:37

如何保持血管年轻化

背景知识：胆固醇在体内的转运主要需要脂蛋白，脂蛋白有两种，一种是低密度脂蛋白（LDL），他装载了几千个胆固醇分子，一种是高密度脂蛋白（HDL），他装载了几百个胆固醇分子；低密度脂蛋白就像拉渣土而且严重超载的卡车
鸿蒙2019·2019-12-14 06:18

三高走起--（1）高血脂

血脂，顾名思义就是血液中的脂质，经常被人们提到的包括总胆固醇（TC)、甘油三酯(TG)、高密度脂蛋白胆固醇(HDL-C)及低密度脂蛋白胆固醇(LDL-C)。
小猫love·2019-12-13 18:33

基本操作

因为要在Linux操作系统下写HDL，所以需要对Linux系统下的一些命令比较熟悉，以下做一下对Linux系统做一些概述性的东西，以便用到时进行查阅。
许晴125·2019-12-12 20:22

verilog语言实现3-8译码器

两种HDL均为IEE
d36a3fd5b3e4·2019-11-11 13:02

芯片产业链：【设计】-【制造（原材料+制造装备+代工）】-【封装】

1.芯片设计1.1芯片设计软件-EDAverilogHDL/传统原理图输入法关系HDL和传统原理图输入法的关系就好比高级语言与汇编语言的关系参考：http://www.52rd.com/bbs/Archive_Thread.asp
Hanson_Huang·2019-11-08 15:37

关于血液检查医生不会告诉你的10件事

如果要检查心脏病风险，可以做脂蛋白检查来测量血液中脂肪水平，包括好的胆固醇HDL和坏的胆固醇LDL，以及甘油三酯。以下10项血液检查结果
许远山·2019-11-05 22:18

【王兴国营养特训班】第5期第5课3组秦玉静

根据不同脂蛋白中蛋白质脂类成分所占比例不同，将脂蛋白分为四类，即乳糜微粒（CM）、极低密度脂蛋白(VLDL)、低密度脂蛋白(LDL)和高密度脂蛋白(HDL)等
蝉噪林玉静·2019-11-04 04:23

一分钟教你看懂血脂化验单

图片发自App大多数检查报告上，血脂指标共同4项，三酰甘油（TG）、总胆固醇（TC）、低密度脂蛋白胆固醇（LDL-C）和高密度脂蛋白胆固醇（HDL-C）。
shaelin·2019-11-02 07:06

用Sublime Text搭建简易IDE编写Verilog代码

前言Verilog是一种硬件描述语言（HDL），该语言在Windows上有集成开发环境可以使用，如ModelSim，但ModelSim的编辑器不太好用因此笔者萌生了用SublimeText3来编写Verilog
hfz·2019-11-01 14:54

Python网络编程

它支持下列URL方案：file，ftp，gopher，hdl，
zzzzy09·2019-10-30 17:00

Verilog语言的基本框架（一）

Verilog基本的框架与C语言中的函数类似，有名称、输入参数、输出参数，只是在HDL描述语言中称之为模块名、输入信号和输出信号，基本架构如下：module模块名称(输入信号A,输入信号B,......
陈一伟·2019-10-20 21:00

SPI接口的Verilog HDL实现

串口外设接口SPI（SerialPeripheralInterface）是一种由Motorola公司推出的一种同步串行接口，得到了广泛应用。SPI通信协议SPI，顾名思义就是串行外围通信接口，只需四条线就可以完成主、从与各种外围器件全双工同步通信。4根接口线分别是：串行时钟线（SCK）、主机输入/从机输出数据线（MISO）、主机输出/从机输入（MOSI），低电平有效从机选择线（CS）。SPI系统可
在路上的少年·2019-09-26 18:23

LOAM, ALOAM, LegoLOAM, hdl graph slam比较

LOAMLOAM:LOAM使用了作者定义的特征点提取和匹配方法，主要去边角点和平面点。LOAMuseanewdefinedfeaturesystem(cornerandflatpoint),forthedetailseeitsarticle.LOAM假设每一次激光扫描过程中是匀速运动，并且用这个假设修正激光雷达数据的运动扭曲问题。在VLOAM中则是更进一步，使用视觉的里程计估计每一个扫描数据的运动
hhhliuye·2019-09-26 17:43

如何用门电路来实现“全零判断”

可以从一下链接学习：依据基本原理构建现代计算机：从与非门到俄罗斯方块（基于项目的课程）1.如何用门电路来实现“全零判断”备注：此方法适合于不能使用“归约或运算符”的场合“全零判断”，如果是用verilog或其他HDL
Keep_Moving_Forward·2019-09-12 18:59

华为FPGA设计高级技巧xilinx篇阅读笔记一

总结起来就是，在用HDL语言描述电路时，头脑中应该清楚综合出来是什么样的，映射到芯片后又是什么样子的。
Mr.zhang_FPGA·2019-09-12 10:01

verilog synthesis

原文链接：https://www.cnblogs.com/shengansong/archive/2011/12/18/2291531.html各厂商综合工具，对HDL综合时都定义了一些综合属性这些属性可指定
小石头Stone·2019-08-29 19:06

乘法器（流水线结构） Verilog HDL

乘法器（流水线结构）VerilogHDLRTL代码：modulemul(clk,rstn,a,b,result);inputclk;inputrstn;input[15:0]a;input[15:0]b;outputreg[31:0]result;reg[15:0]a0,a1,a2,a3,a4,a5,a7,a6,a8,a9,a10,a11,a12,a13,a14,a15;reg[31:0]add0
那是一段痛苦的记忆·2019-07-31 15:53

【Python】Python3网络爬虫实战-22、使用Urllib：解析链接

它支持如下协议的URL处理：file、ftp、gopher、hdl、http、https、imap、mailto、mms、news、nntp、prospero、rsync、rtsp、rtspu、sftp
未衬老师·2019-07-27 20:55

数字IC设计工程师笔试面试经典100题

原数字IC设计工程师笔试面试经典100题2019年04月17日10:08:18佬仼先生阅读数1088更多个人分类：IC_HDL1：什么是同步逻辑和异步逻辑？同步逻辑是时钟之间有固定的因果关系。
Laplace666·2019-07-06 21:47

芯片全产业链：【设计】-【制造（原材料+制造装备+代工）】-【封装】

1.芯片设计1.1芯片设计软件-EDAverilogHDL/传统原理图输入法关系HDL和传统原理图输入法的关系就好比高级语言与汇编语言的关系参考：http://www.52rd.com/bbs/Archive_Thread.asp
Hanson.·2019-06-15 14:30

python爬虫内置库之urllib.parse---URL解析

它支持下列URL方案：file，ftp，gopher，hdl，http，https，imap，mailto，mms，news，nntp，prospero，r
生命在于休息·2019-05-18 17:22

C++基础——类封装简单示例

一、前言在IC前端设计/验证领域，只会HDL远远不够。目前大多数项目使用已开发好的系统架构和IPCore，因此设计部分的工作量慢慢向系统集成和验证方向转移。
没落骑士·2019-04-11 21:00

FPGA核心板内部各类型资源总结（xilinx）

当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址
朱仙令·2019-04-06 18:27

Mark # 一位资深工程师FPGA设计经验精华

当时由于没有接触到HDL硬件描述语言，设计都是在MAX+plusII原理图环境下用74系列逻辑器件搭建起来的。
Florence_0·2019-04-04 16:39

@Repository注解会导致spring boot生成一个动态代理

项目框架内用到了hdl=Proxy.getInvocationHandler(this.baseMapper);来获取真实的DAO层接口，导致了获取不到，取到的是Jdk的动态代理类下面是basemapp
rumeng_you·2019-04-04 16:04

谁知道血脂高吃什么药吗？你要留点心啦

虽然目前国际上尚无统一的诊断标准，但在实际操作中若血清中总胆固醇（TC）大于5．72mmol/L或高密度脂蛋白－胆固醇（HDL－C）小于0．91mmol/L又或者甘油三酯（TG）大于1．70mmol/L
fghhdgvh·2019-03-26 10:13

乘法器的Verilog HDL实现

1.串行乘法器两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。modulemulti_CX(clk,x,y,result);inputclk;input[7:0]x,y;output[15:0]result;reg[15:0]result;parameters0=0,s1=1,s2=2;reg[2:0]count=0;reg[1:0]state=0;reg[15:0]P,T;r
ffdia·2019-03-24 15:41

SPI的原理以及Verilog HDL实现

文章链接：SPIhttps://www.diangon.com/wenku/rd/danpianji/201501/00017903.htmlSPI是同步串行通信接口。SPI是英语SerialPeripheralInterface的缩写，顾名思义就是串行外围设备接口。SPI是一种高速的、全双工、同步通信总线，标准的SPI也仅仅使用4个引脚，常用于单片机和EEPROM、FLASH、实时时钟、数字信号
李锐博恩·2019-03-15 11:18

FPGA与Verilog基础概念

反逻辑的验证（抽象）制造有工艺差别，先进工艺贵，但做fpga不是很复杂专家设计的常用逻辑电路设计成宏单元或IP核放在库里供设计者引用引用别人的不一定正确，不能直接放在工业上，要自己去验证常见硬件语言介绍hdl
huataiwang·2019-02-13 15:19

VHDL

VerilogHDL与VHDL均是硬件描述语言（HDL）的一种，它们存在着异同点。
千浦千钰·2019-02-03 21:00

用Verilog HDL语言实现一个4位的ALU

VerilogHDL学习笔记四编写一个4位的ALU，实现8种逻辑运算功能在设计ALU的代码之前，首先应学会任务task和函数function，利用任务和函数可以把一个很大的程序模块分解成许多较小的任务和函数便于理解和调试。task和function的相同点和不同点：相同点：任务和函数必须在module内调用在任务和函数中不能声明wire，所有输入/输出都是局部寄存器任务和函数只能使用行为级语句，但
白露为霜_98·2019-01-22 12:03

[MATLAB]MATLAB工具箱介绍

工具箱航空航天集装箱航空航天工具箱天线工具箱音频系统工具箱自动驾驶系统工具箱生物信息学工具箱通讯工具箱计算机视觉系统工具箱控制系统工具箱曲线拟合工具箱数据采集工具箱数据库工具箱Datafeed工具箱深度学习工具箱DO资格套件（适用于DO-178）DSP系统工具箱计量经济学工具箱嵌入式编码器滤波器设计HDL
KernStarc·2018-12-31 09:21

开源硬件1：基本概念

硬件描述语言HDL是一种用形式化方法描述数字电路和系统的语言。硬件描述语言发展至今已有2
dongzengwu·2018-12-21 16:57

Verilog HDL数组（存储器）操作

本文从本人的163博客搬迁至此。引用了http://blog.sina.com.cn/s/blog_9424755f0101rhrh.htmlVerilogHDL中常采用数组方式来对存储器进行建模，其使用方式如下：reg[msb:1sb]memory1[upper1:lower1],memory2[upper2:lower2],...；例如：reg[0:3]MyMem[0:63]//MyMem为6
helesheng·2018-12-13 11:00

PYNQ上手笔记 | ⑥HDL设计IP核

现在人工智能非常火爆，一般的教程都是为博硕生准备的，太难看懂了，分享一个非常适合小白入门的教程，不仅通俗易懂而且还很风趣幽默，点☞这里☜进入传送门~1.实验目的用HDL语言+Vivado创建一个挂载在AXI
Mculover666·2018-11-09 12:48

C语言与Verilog HDL语言的区别与不同

C语言与VerilogHDL语言同为计算机语言，语法相近，但本质的不同是什么？数字电路设计工程师一般都学习过编程语言、数字逻辑基础、各种EDA软件工具的使用。就编程语言而言，国内外大多数学校都以C语言为标准，只有少部分学校使用Pascal和Fortran。算法的描述和验证常用C语言来做。例如要设计Reed-Solomen编码/解码器，可以分为下面几个步骤。先深入了解Reed-Solomen编码/解
daijingxin·2018-10-16 17:52

SystemVerilog语言简介

SystemVerilog语言简介SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型
limanjihe·2018-10-11 00:36

FPGA开发设计流程

ASIC领域的一种半定制电路SOC:片上系统将完整的产品功能集成到一个芯片上设计思想：自顶向下，软硬协同层次化，结构化FPGA设计流程：1、电路设计：方法论证，系统设计和FPGA芯片选择2、设计输入：HDL
STRONGLIVE·2018-09-28 11:51

【 Verilog HDL 】进一步了解 Verilog HDL 的赋值运算符

目录连续赋值符号阻塞赋值符号非阻塞赋值映射赋值符号位置赋值以前已经写过博文专门介绍阻塞赋值和非阻塞赋值运算符了，见博文：【VerilogHDL】赋值语句之阻塞赋值方式与非阻塞赋值方式，可今天看《FPGA之道》这本书时，回首过去，觉得说得还不够，这里再一次总结下Verilog中的赋值运算符。其中包括阻塞赋值和非阻塞赋值，感觉理解更进一步了。包括对阻塞以及非阻塞这些字眼的理解，还有其他字眼的理解，这本
李锐博恩·2018-09-19 16:05

【 Verilog HDL 】寄存器数据类型（reg）与线网数据类型（wire，tri）

寄存器数据类型Verilog中规定，凡是在程序块中被赋值的变量，都必须是寄存器类型的。（程序块：例如always块）这里未免还是会让人产生疑惑？寄存器数据类型的变量最后一定会被综合成寄存器吗？对应于实际的数字电路中，如果该程序块描述的是时序逻辑，则该寄存器变量对应为寄存器；如果该程序块描述的是组合逻辑，该寄存器变量对应为硬件逻辑；如果该程序块描述的是不完全组合逻辑，那么该寄存器变量也可以对应为锁存
李锐博恩·2018-09-19 14:21

为什么在 Verilog HDL 设计中一定要用同步而不能用异步时序逻辑？

本博文内容来源于：《从算法设计到硬件逻辑的实现》，仅供学习交流使用！同步时序逻辑是指表示状态的寄存器组的值只可能在唯一确定的触发条件发生时刻改变。只能由时钟的正跳沿或负跳沿触发的状态机就是一例。always@(posedgeclock)就是一个同步时序逻辑的触发条件,表示由该always控制的beginend块中寄存器变量重新赋值的情形只有可能在clock正跳沿发生。而异步时序逻辑是指触发条件由多
李锐博恩·2018-09-02 17:43

Vivado使用技巧（26）：HDL编写技巧

在Vivado中进行HDL代码设计，不仅需要描述数字逻辑电路中的常用功能，还要考虑如何发挥Xilinx器件的架构优势。目前常用的HDL语言有三种。
FPGADesigner·2018-08-27 16:45
上一页 19 20 21 22 23 24 25 26 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他