hdl 第14页

hdl

基于vivado HLS的一维离散卷积的高层次综合

前言利用vivado高层次综合工具可将C代码综合成HDL语言。本文将详细解析一维有限长离散卷积的例子，并分析综合结果。

W,Haixin·2020-08-15 10:29

高级综合（high-level-synthesis，HLS）：软件算法在FPGA上实现硬件加速的综合工具

high-level-synthesis）：软件算法在FPGA上实现硬件加速的综合工具HLS（high-level-synthesis），高级综合，将C/C++/SystemC编写的软体算法综合成RTL编码（VHDL/HDL

Hk-·2020-08-15 10:52

SPI Verilog HDL

SPIVerilogHDLRTL代码/**********************************************time:2019.07.30author:lionAversionSPI001*************************************************/modulespi(clk,rstn,rd,wr,data_in,data_out,mis

那是一段痛苦的记忆·2020-08-14 04:08

HDL语言常见综合指令

black_box_pad_pin声明用户定义的黑盒的管脚，作为外部环境可见的I/Opad，如果有不止一个端口，列在双引号内，以逗号分开。一般不需要这一属性，Synplify提供了预定义的I/Os。其语法如下object/*synthesissyn_black_boxblack_box_pad_pin="port_list"*/;例如：moduleBS(D,IN,PAD,Q)/*synthesis

weixin_30596343·2020-08-14 03:57

Verilog HDL中阻塞语句和非阻塞语句的区别

在Verilog中有两种类型的赋值语句：阻塞赋值语句（“=”）和非阻塞赋值语句（“<=”）。正确地使用这两种赋值语句对于Verilog的设计和仿真非常重要。Verilog语言中讲的阻塞赋值与非阻塞赋值，但从字面意思来看，阻塞就是执行的时候在某个地方卡住了，等这个操作执行完在继续执行下面的语句，而非阻塞就是不管执行完没有，我不管执行的结果是什么，反正我继续下面的事情。而Verilog中的阻塞赋值与非

weixin_30266829·2020-08-14 03:18

深入理解Verilog HDL中阻塞和非阻塞赋值的不同

一、概述：1、阻塞赋值对应的电路往往与触发沿没有关系,只与输入电平的变化有关系。阻塞赋值符号:=2非阻塞赋值对应的电路结构往往与触发沿有关系，只有在触发沿时才有可能发生赋值的情况。非阻塞赋值符号:<=二、阻塞赋值和非阻塞赋值阻塞(Blocking)赋值方式“=”，如b=a;赋值语句执行完后,块才结束。b的值在赋值语句执行完后立刻就改变的。非阻塞(Non_Blocking)赋值方式“<＝”，如b<=

钱光耀·2020-08-14 03:38

Verilog HDL 语法学习（二）赋值语句，运算符语句，结构语句用法

手握残阳沥血剑，心有冷月凝霜刀，绝顶一览众山小，无悔世间走一遭，过程本身就是一种快乐。运算符概述1.逻辑运算符(&&，||，！)//"&&""||"优先级高于关系运算符，"!"优先级高于算数运算符(a>b)&&(x>y)//可以改写为a>b&&x>y(a==b)||(x==y)//可以改写为a==b||x==y(!a)||(a>b)//可以改写为!a||a>b为提高程序可读性，明确表达各运算符间的

sunny00544·2020-08-14 03:27

Verilog HDL语言中关于赋值的一些概念

VerilogHDL语言中关于赋值的一些概念赋值有四种方法：门基元，持续（连续）赋值，过程阻塞赋值（“=”）和非阻塞赋值（“<=“）。这四种方法分成两大类：门级时序模型和过程时序模型。门级时序模型：门基元：and(a,b,c);又可写成：assigna=b&c；这两个语句是等价的，两者都是执行b和c的按位与运算，并将结果赋给a。无论什么时候，只要任何一个输入（b或c）发生变化，都要重新计算输出a的

casevison·2020-08-14 03:16

Verilog HDL编写SPI Slave通信

moduleSPI_Slave(clk,//systemclock50MHzSCK,SSEL,MOSI,MISO//SPIcommunicationpin);inputSCK,SSEL,MOSI;outputMISO;//syncSCKtotheFPGAclockusinga3-bitsshiftregisterreg[2:0]SCKr;always@(posedgeclk)SCKr<={SCKr

samssm·2020-08-14 03:13

Verilog HDL初级入门

-缩写CPLD（complexprogrammablelogicdevice）复杂可编程逻辑器件FPGA(fieldprogrammablegatearray)现场可编程门阵列PLD(programmablelogicdevice)可编程逻辑器件PAL(programmablearraylogic)可编程阵列逻辑ASIC(applicationspecificintegratedcircuits)

IC.SmallWhite·2020-08-14 03:15

学会使用Hdlbits网页版Verilog代码仿真验证平台

Main_Page”地址链接进入网页，在该网页上可以进行Verilog代码的编写、综合，而且最后还能够仿真出波形来验证设计代码的正确性，该验证平台是基于IcarusVerilog（简称iVerilog，比较著名的开源HDL

相量子·2020-08-14 03:49

参数化模块库(LPM)的使用

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用

formerman·2020-08-14 03:20

Verilog HDL常用的行为仿真描述语句（一）

一、循环语句1、forever语句forever语句必须写在initial模块中，主要用于产生周期性波形。2、利用for、while循环语句完成遍历for、while语句常用于完成遍历测试。当设计代码包含了多个工作模式，那么就需要对各个模式都进行遍历测试。其典型的应用模板如下：parametermode_num=5;initialbegin//各种不同模式的参数配置部分for(i=0;i

formerman·2020-08-14 03:50

Verilog HDL的编译预处理语句

一、宏定义'define语句包括宏定义指令包括：'define和'undef。声明语法格式：'define在代码中的应用格式：'macro_name和parameter的区别：作用域不同：parameter作用于声明的那个文件。而'define的作用范围从编译器读到define语句开始，到'undef语句结束。可以超过单个文件的边界时仍然有效。parameter可以作为模块例化时的参数传递，实现参

formerman·2020-08-14 03:50

【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式

刚开始接触VerilogHDL语言时，这种硬件描述语言有一点与软件的程序设计语言直观上的最大区别大概就是这个赋值语句了（这里只是强调直观上的最大区别，事实上的最大区别并非如此）。VerilogHDL中的赋值方式有两种：阻塞赋值与非阻塞赋值。之前也看过很多种解释，例如，阻塞赋值（=）适用于组合电路的设计，非阻塞赋值（<=）适用于时序电路的设计；还有阻塞赋值和非阻塞赋值只是语法上存在的现象等等，这类解

李锐博恩·2020-08-14 02:47

SPI总线verilog hdl实现（1）SPI通信

SPI总线传输只需要4根线就能完成，这四根线的作用分别如下：SCK(SerialClock)：SCK是串行时钟线，作用是Master向Slave传输时钟信号，控制数据交换的时机和速率；MOSI(MasterOutSlavein)：在SPIMaster上也被称为Tx-channel，作用是SPI主机给SPI从机发送数据；CS/SS(ChipSelect/SlaveSelect)：作用是SPIMast

yx-Q·2020-08-14 02:04

FPGA延时(Verilog HDL)

简介：可以在任意时刻启动，可以重复启动，延时时长可调，单位可切换（ms/us）,在50MHz时钟下的延时范围是1ms-85899ms/1us-85899us。源代码和modelsim仿真代码：moduledelay//#(parameterN)//可以延时N*1ms/us(inputclk,rst_n,inputstart,//start上升沿有效inputdelay_unit,//延时单位，hi

河西小王·2020-08-14 02:58

Verilog初级教程（2）Verilog HDL的初级语法

文章目录前言正文注释空格操作符数字格式字符串标识符关键字verilog修订写在最后前言学习Verilog和学习任何一门编程语言一样，都需要从语法开始，不会语法去学习设计是几乎不可能的，当然从另一门类似语言转来的除外（例如VHDL是你的第一门硬件描述语言）。学会了语法不懂硬件思维也不可以，因为你不能使用软件思维来设计硬件电路。本系列其他博文：Verilog初级教程（1）认识VerilogHDL初学者

李锐博恩·2020-08-14 02:42

uvm_hdl——DPI在UVM中的实现（四）

我们可以在uvm中实现HDL的后门访问，具体包括的function有uvm_hdl_check_path，uvm_hdl_deposit，uvm_hdl_force，uvm_hdl_release，uvm_hdl_read

Vincen??·2020-08-13 21:27

UVM：7.3.5 UVM中后门访问操作接口

2.集成到验证平台时，要设置好根路径hdl_root：1）UVM提供两类后门访问的函数：一是read，write，二是peek和poke。区别是：2）第一类会模仿DUT的行为，第

tingtang13·2020-08-13 19:13

UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI

systemverilog提供了DPI，读为例，在C/C++中定义如下一个函数：3.systemverilog使用如下方式将C/C++定义的函数导入：1）之后可以在systemverilog中像普通函数一样调用uvm_hdl_read

tingtang13·2020-08-13 19:13

UVM中一些自带的DPI方法（主要是与后门访问有关）

uvm-hdl.c(包括了所要用到的.c文件，主要是uvm_hdl_vcs.c(VCS)，uvm_hdl_inca.c(C)，uvm_hdl_questa.c(M))，很久不同的define来选择不同的

硅码农·2020-08-13 15:03

uvm_hdl.c

谷公子·2020-08-13 12:34

uvm_hdl.svh

谷公子·2020-08-13 12:34

SystemC——一套将C++扩展为硬件描述语言的Class Library （初学SystemC有感）

这几日接接触SystemC，有些感触：1.SystemC是一套C++ClassLibrary，将C++扩展成了一门硬件描述语言(HDL)。

陈硕·2020-08-13 12:14

IP核

IP内核的三种类型IP核有三种不同的存在形式：HDL语言形式，网表形式、版图形式。分别对应我们常说的三类IP内

weixin_34101229·2020-08-12 10:10

Opalkelly Frontpanel SDK到Pionway SDK的代码迁移

PionwaySDK的代码迁移主要包括API部分和HDL部分。

PIONWAY-TT·2020-08-12 01:34

System Task and Function (of Verilog HDL)

Introduction//简介$display,$strobe,$monitorSyntax$time,$stime,$realtime$reset,$stop,$finish$scope,$showscope$random$dumpfile,$dumpvar,$dumpon,$dumpoff,$dumpallSyntax$fopen,$fdisplay,$fstrobe$fmonitorand

wzb56·2020-08-12 00:26

Verilog HDL Coding Style Proposal

VerilogHDLCodingStyleProposal一、写在前面的话话说Bingo触摸FPGA也有几年了，一开始学的VHDL，后来跟上了时代的潮流，又自学了Verilog，一直保持到了今天，似乎早已淡忘了VHDL的身影。一开始的模仿，接下来不懂就查，直到最后掌握基本的代码规范，到此刻为止，从来没有看过altera官方的VerilogCodingStyle。终于，此刻，下定决心，来规范一下自己

weixin_33834628·2020-08-11 23:16

Verilog HDL 使用规范（一）

本博文参考：《大规模逻辑设计指导书》，对于写出规范的代码，培养良好的代码风格颇有裨益。wireandregister一个reg变量只能在一个always语句中赋值；这个说明至关重要啊，如果不满足这个，也许仿真的时候没问题，但是综合时候绝对出现，不可以综合。我就犯过多次这个错误。曾经写过一篇博客，专门说过：Modelsim下进行功能仿真没问题，可是在ISE综合报错，如何解决？向量的有效位定义一般是从

weixin_30567225·2020-08-11 23:40

Design And Tool Flow (of Verilog HDL)

Introduction//简介VariousstagesofASIC/FPGA//ASIC（ApplicationSpecificIntegratedCircuit）/FPGA(FieldProgrammingGateArray)设计的不同阶段Figure:TypicalDesignflow//典型的设计流图Specification//规范说明，需求分析HighLevelDesign//上层设

wzb56·2020-08-11 20:32

Verilog HDL语法基础

VerilogHDL语法基础(1)Verilog的词法约定1Verilog是大小写相关的，其中的关键字全部为小写。2空白符由空格、制表符、和换行符组成。3单行注释以“//”开始，verilog将忽略此处到行尾的内容。多行注释以“/*”开始，以“*/”结束。多行注释不允许嵌套4操作符有三种：单目操作符、双目操作符和三目操作符。5数字声明Verilog中有两种数字生命：指明位数的数字和不指明位数的数字

tomorrowNeverComes·2020-08-11 20:57

FPGA verilog HDL rs232 UART异步串口通信

项目一：rs232UART异步串口通信UART的全称叫做通用异步收发传输器。将数据在串行通信和并行通信间的传输转换。通俗的讲就是把多比特的数据转化为单比特的数据，或者把单比特的数据转化为多比特的数据。工作原理是将数据的每一个BIT一位接一位的传输。UART是一种通用串行数据总线，用于异步通信。该总线双向通信，可以实现全双工传输和接受。RS232是UART的一种，是目前最常用的一种一种串行通讯接口，

张华山·2020-08-11 13:29

不同抽象级别的Verilog HDL模型

写在最前面（记录下自己）：7月初，毕业离校就开始自学IC验证，某乎上面建议学习verilog、systemverilog、UVM。花了三天时间看完了一本verilog语法，知道一些规则，就结合FPGA实战项目（状态机、交通灯等），学习了数字电路、Verilog，熟悉语法点、看的懂部分代码，通过quartusII进行了仿真（功能仿真、后仿真）；后来又去某乎，别人建议参考绿皮书、红宝书、白皮书学习sy

杰之行·2020-08-10 21:49

Verilog HDL的数据对象

文章目录VerilogHDL的数据对象线网型数据对象线网型数据对象种类线网型数据对象的定义线网型数据对象的多驱动操作线网型数据对象的使用线网型数据对象的向量与标量寄存器型数据对象寄存器（reg）型数据对象的定义寄存器（reg）型数据对象的使用寄存器（reg）型数据对象的向量与标量存储器数据对象存储器数据对象的定义存储器数据对象的使用整型数据对象整型数据对象的定义与使用时间型数据对象实型数据对象实型

爱马拉松的东宫高兴·2020-08-10 20:03

Verilog HDL简介

文章目录VerilogHDL简介VerilogHDL代码的词法标记标识符常规标识符扩展标识符空白符注释值集数字符串文本宏系统函数关键字VerilogHDL代码的基本结构VerilogHDL简介VerilogHDL代码的词法标记与其它编程语言一样，Verilog代码也是由一系列的词法标记组成的。组成VerilogHDL代码的词法有以下11大类型：标识符空白符注释值集数文本宏操作符字符串关键字电荷强度

爱马拉松的东宫高兴·2020-08-10 20:03

【FPGA学习笔记】FPGA的仿真流程以及Modelsim的使用

仿真的对象为HDL代码。后仿真（时序仿真）：在布局布线后进行的仿真称为时序仿真，时序仿真可以真实地反映了逻辑的时延与功能，综合考虑电路的路径延迟与门延迟的影响，验证电路能否在一定时序条件下满足设计构想

米多奇米饼·2020-08-09 03:13

五分钟快速过完Verilog HDL基本概念(2)

Verilog用于模块的测试如何检查上述例子其功能是否正确？需要有测试激励信号输入到被测模块需要记录被测模块的输出信号需要把用功能和行为描述的Verilog模块转换为门级电路互连的电路结构（综合）。需要对已经转换为门级电路结构的逻辑进行测试（门级电路仿真）。需要对布局布线后的电路结构进行测试。(布局布线后仿真）。VerilogHDL基本结构VerilogHDL程序是由模块构成的。每个模块嵌套在mo

只是有点小怂·2020-08-09 03:58

五分钟快速过完Verilog HDL基本概念(5)数据类型

数据类型数据类型是用来表示数字电路中的数据存储和传送单元。VerilogHDL中共有19种数据类型；其中4个最基本的数据类型为：integer型parameter型reg型wire型其它数据类型：large型、medium型、scalared型、small型、time型、tri型、tri0型tri1型、triand型、trior型、trireg型、vectored型、wand型、wor型等常量在程

只是有点小怂·2020-08-09 03:58

五分钟快速过完Verilog HDL基本概念(3)语法讲解

VerilogHDL逻辑功能定义1.在Verilog模块中有3种方法可以描述电路的逻辑功能：用assign连续赋值语句，常用于描述组合逻辑assignx=(b&~c)；用元件例化（instantiate）andmyand3(f,a,b,c)；//门元件例化/*and门元件关键字;myand3例化元件名*/注1：元件例化即是调用VerilogHDL提供的元件；注2：元件例化包括门元件例化和模块元件例

只是有点小怂·2020-08-09 03:58

我的Verilog HDL学习历程（一） Verilog基本语法与应避免的问题

作为一个Verilog初学者，想在此记录下自己的学习历程。我的老师说的一句话我很赞同，不用刻意地去学很多Verilog的语法，就像我们大多数人都不会抱着一本word2016使用大全来从头学word一样。Verilog只是一个工具，现学现卖，熟能生巧就行了。下面首先介绍一下Verilog的一些基本的语法。Verilog当中的常用数据类型reg寄存器型，但综合不一定生成寄存器wire线型paramat

wjpwjpwjp0831·2020-08-09 02:22

Verilog HDL 锁存器实现

VerilogHDL锁存器实现目录分类：异步高电平有效异步低电平有效同步高电平有效同步低电平有效（1）异步高电平有效moduleasync_latch_H(inputC,S,//SetQto1,ClearQto0outputregQ);always@(*)beginif(C)Q<=1’b0;elseif(S)Q<=1’b1;elseQ<=Q;endendmodule（2）异步低电平有效module

请answer1996·2020-08-09 02:24

HDL ---Chisel入门笔记

Chisel的基本概念Chisel硬件表达Chisel只支持二进制逻辑，不支持三态信号。Chisel数据类型和数据字面量数据类型用于指定状态元素中保存的值或wire上传输的值。Chisel所有的数据类型都是Data类的子类，所有最终继承自Data类的对象都可以在实际硬件中表示成一个bit向量。常用的数据类型有：Bits，表示一行bit的集合；UInt，表示无符号整数；SInt，用补码表示有符号整数

Guardian_Bud·2020-08-09 01:58

如何高效的编写Verilog HDL——进阶版

博主之前写过一篇文章来谈论如何高效的编写VerlogHDL——菜鸟版，在其中主要强调了使用Notepad++来编写VerilogHDL语言的便捷性，为什么说是菜鸟版呢，因为对于新手来说，在还没有熟悉软件和硬件描述语言的时候，使用Notepad++不需要学习成本，几分钟就能用好，利用其中一些功能，便能相对快捷高效的编写代码。很多人习惯了使用Notepad++，包括我在内。但是当我遇见了它——Vim。

weixin_38166557·2020-08-09 01:55

System Verilog的概念以及与verilog的对比

SystemVerilog语言简介SystemVerilog是一种硬件描述和验证语言（HDVL），它基于IEEE1364-2001Verilog硬件描述语言（HDL），并对其进行了扩展，包括扩充了C语言数据类型

weixin_34235135·2020-08-09 00:30

3.1 Verilog HDL的模块化设计和描述方法

一、模块申明verilogHDL设计以模块为基础，以关键字module开始，以endmodule结束，其格式如下：二、模块例化对于模块例化（实例调用）的时候，需要将两个端口的信号连接起来，在VerilogHDL中有两种方法进行端口连接：顺序连接和名称连接。这两种连接方式只可单独使用，不可混合使用。1.顺序连接需要连接到模块实例的信号必须和模块声明时的目标端口列表中的位置保持一致。2.名称连接法顺序

weixin_30767921·2020-08-08 23:12

verilog HDL语法总结

verilogHDL总结(2010-09-1616:38:12)转载▼标签：杂谈分类：EDA1.Assign语句中赋值的变量不能定义为reg型。2Always块里面写的是触发信息。3测试模块里要包含所有的情况。如果可以先把波形图画出来，再按照波形图写测试模块会好写些，并且能写全。4在进行测试模块编程时，输入定义为寄存器类型，输出定义为线性。5信号初始化放在initial中。6可以用计数来实现分频。

bangbang170·2020-08-08 22:21

Verilog HDL模块化设计

在高级编程语言中，为了避免在程序中多次重复编写特定的例行程序，可以使用子程序和函数。Verilog语言也可提供类似的能力，即Verilog的任务和函数。它们可以把大型设计模块化，从而使Verilog代码更加容易理解。Verilog任务任务用关键字task声明，其中包含若干条语句，最后以endtask结尾。这样的语句模块就称为任务。任务必须包含在调用该任务的模块中。它可以有输入和输出端口。任务的端口

Sabri_Counter·2020-08-08 21:12

FPGA学习笔记(二)——Verilog HDL语法基础

FPGA学习笔记(二)————VerilogHDL语法基础文章目录FPGA学习笔记(二)————**Verilog**HDL语法基础1.VerilogHDL模块的基本概念2.模块(block)的组成3.

DID 迪·2020-08-08 20:01

Verlog HDL学习笔记2——Verilog HDL的基本语法

把握今天，才能拥有明天！参考资料：Verilog数字系统设计与FPGA应用词法规定：关键字标识符格式常量及其表示：VerilogHDL用4种基本的值来表示逻辑电路的逻辑状态0：逻辑0或“假”1：逻辑1或“真”x：未知状态z：高阻常量：整数：’实数：就是浮点数十进制格式：0.1指数格式：13_5.1e2字符串：双引号括起变量的数据类型wire,reg,parameter,large,integer,

lhbat·2020-08-08 19:12

上一页 10 11 12 13 14 15 16 17 下一页

按字母分类： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 其他

推荐频道

hdl

基于vivado HLS的一维离散卷积的高层次综合

高级综合（high-level-synthesis，HLS）：软件算法在FPGA上实现硬件加速的综合工具

SPI Verilog HDL

HDL语言常见综合指令

Verilog HDL中阻塞语句和非阻塞语句的区别

深入理解Verilog HDL中阻塞和非阻塞赋值的不同

Verilog HDL 语法学习（二）赋值语句，运算符语句，结构语句用法

Verilog HDL语言中关于赋值的一些概念

Verilog HDL编写SPI Slave通信

Verilog HDL初级入门

学会使用Hdlbits网页版Verilog代码仿真验证平台

参数化模块库(LPM)的使用

Verilog HDL常用的行为仿真描述语句（一）

Verilog HDL的编译预处理语句

【Verilog HDL】赋值语句之阻塞赋值方式与非阻塞赋值方式

SPI总线verilog hdl实现（1）SPI通信

FPGA延时(Verilog HDL)

Verilog初级教程（2）Verilog HDL的初级语法

uvm_hdl——DPI在UVM中的实现（四）

UVM：7.3.5 UVM中后门访问操作接口

UVM：7.3.4 UVM中后门访问操作的实现：DPI+VPI

UVM中一些自带的DPI方法（主要是与后门访问有关）

uvm_hdl.c

uvm_hdl.svh

SystemC——一套将C++扩展为硬件描述语言的Class Library （初学SystemC有感）

IP核

Opalkelly Frontpanel SDK到Pionway SDK的代码迁移

System Task and Function (of Verilog HDL)

Verilog HDL Coding Style Proposal

Verilog HDL 使用规范（一）

Design And Tool Flow (of Verilog HDL)

Verilog HDL语法基础

FPGA verilog HDL rs232 UART异步串口通信

不同抽象级别的Verilog HDL模型

Verilog HDL的数据对象

Verilog HDL简介

【FPGA学习笔记】FPGA的仿真流程以及Modelsim的使用

五分钟快速过完Verilog HDL基本概念(2)

五分钟快速过完Verilog HDL基本概念(5)数据类型

五分钟快速过完Verilog HDL基本概念(3)语法讲解

我的Verilog HDL学习历程（一） Verilog基本语法与应避免的问题

Verilog HDL 锁存器实现

HDL ---Chisel入门笔记

如何高效的编写Verilog HDL——进阶版

System Verilog的概念以及与verilog的对比

3.1 Verilog HDL的模块化设计和描述方法

verilog HDL语法总结

Verilog HDL模块化设计

FPGA学习笔记(二)——Verilog HDL语法基础

Verlog HDL学习笔记2——Verilog HDL的基本语法