E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
FPGA基础 --
Verilog
概率分布函数
Verilog
概率分布函数（PDF,ProbabilityDistributionFunction）。
sz66cm
·
2025-06-20 09:58
FPGA基础
fpga开发
FPGA基础 --
Verilog
禁止语句
关于
Verilog
中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解
Verilog
中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、
Verilog
中的“禁止语句”概念所谓
·
2025-06-20 08:25
FPGA基础 --
Verilog
结构建模之模块实例引用语句
Verilog
结构建模中的“模块实例引用语句（ModuleInstantiation）”，包括语法规则、实例化方式、实例参数配置（parameter）、多实例管理、跨文件引用、顶层集成策略等方面，帮助你在实际
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA基础 --
Verilog
结构建模之未连接的端口
Verilog
中结构建模时未连接的端口（UnconnectedPorts），包括：什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA基础 --
Verilog
结构建模之端口
Verilog
结构建模中端口的由浅入深培训讲解，适合从初学者到工程实践者逐步理解使用
Verilog
的结构化设计思想中的“端口声明与连接”。一、什么是结构建模？
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
FPGA基础 --
Verilog
行为建模之循环语句
行为级建模（BehavioralModeling）是
Verilog
HDL中最接近软件编程语言的一种描述方式，适用于功能建模和仿真建模的初期阶段。
sz66cm
·
2025-06-19 19:55
FPGA基础
fpga开发
FPGA基础 --
Verilog
数据流建模
一、数据流建模概念简介（初级）1.什么是数据流建模？数据流建模是一种使用并行赋值语句（assign）来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系，而不明确指定信号何时更新（不使用时钟）。特点：面向组合逻辑，不依赖时钟；高度抽象，更关注表达式而非行为顺序；使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
·
2025-06-19 19:25
FPGA基础 --
Verilog
数据流建模之幅值比较器
一、什么是幅值比较器（MagnitudeComparator）？幅值比较器用于比较两个数的大小关系，输出三种可能的状态：A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
sz66cm
·
2025-06-19 19:25
fpga开发
FPGA基础 --
Verilog
行为级建模之initial语句
Verilog
中的initial语句块，这是行为级建模与testbench构建中非常关键的结构之一。一、什么是initial语句块？
sz66cm
·
2025-06-19 19:25
FPGA基础
fpga开发
第四篇
Verilog
HDL入门-行为级建模
一、过程语句使用中需要注意的问题在信号定义形式方面，无论是对时序逻辑还是组合逻辑描述，
Verilog
要求在过程语句（initial和always）中，被赋值信号必须定义为reg类型。
·
2025-06-19 19:25
FPGA基础 --
Verilog
行为级建模之过程性结构
Verilog
中的“过程性结构（ProceduralConstructs）”**，这是行为级建模的核心内容之一。
sz66cm
·
2025-06-19 19:49
FPGA基础
fpga开发
new()和new[]有什么区别？
inta[];//声明动态数组initialbegina=new[3];//为动态数组分配3个元素foreach(a[i])a[i]=i;//元素初始化end2、new()用在system
verilog
·
2025-06-19 17:08
《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- 实战基于CSI2 Rx 构建高性能摄像头输入系统
一、系统架构设计（四大核心模块）1.MIPICSI-2接收层
verilog
//D-PHY接收器关键代码moduledphy_rx(
GateWorld
·
2025-06-19 12:30
fpga开发
MIPI
CSI2
FPGA基础 --
Verilog
语言要素之数组
Verilog
是一种用于硬件建模的硬件描述语言（HDL），其数组机制不同于软件语言，须考虑硬件资源映射、综合约束、位宽优化等硬件特性。
sz66cm
·
2025-06-18 13:55
fpga开发
FPGA基础 --
Verilog
语言要素之编译器指令
Verilog
编译器指令说明与实用技巧分享一、编译器指令简介
Verilog
编译器指令是以反引号（`）开头的语句，不综合进逻辑电路，但在代码预处理阶段由仿真器或综合工具解析。
sz66cm
·
2025-06-17 07:28
FPGA基础
fpga开发
Verilog
流水线乘法器设计
下面对乘法执行过程的中间状态进行保存，以便流水工作，设计代码如下。单次累加计算过程的代码文件如下（mult_cell.v）：实例modulemult_cell#(parameterN=4,parameterM=4)(inputclk,inputrstn,inputen,input[M+N-1:0]mult1,//被乘数input[M-1:0]mult2,//乘数input[M+N-1:0]mult
·
2025-06-16 10:03
verilog
实现矩阵卷积运算
verilog
实现卷积运算卷积的运算原理卷积是一种线性运算，是很多普通图像处理操作的基本算法之一。
氢立方
·
2025-06-15 02:38
verilog
【System
Verilog
2023 Std】第5章 词法约定 Lexical conventions (1)
参考资料：IEEEStd1800-2023标准《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage
绫韵枫汐
·
2025-06-13 17:29
SystemVerilog
2023标准中译本
笔记
学习
开发语言
实验二：数码管动态显示实验
实验二数码管动态显示实验报告目录实验目的实验内容原理描述
Verilog
HDL设计源代码Testbench仿真代码及仿真结果XDC文件配置下板测试实验体会实验视频与图片实验目的设计具有异步复位、同步置数（
俺不是西瓜太郎´•ﻌ•`
·
2025-06-13 12:21
实验报告
fpga开发
DeepSeek AI功能演示：如何生成
Verilog
脚本
在EDA设计流程中，
Verilog
语言作为主要的硬件描述语言（HDL），广泛用于芯片设计的各个阶段，包括设计、仿真和综合。然而，手动编写
Verilog
代码过程繁琐，易出错且耗时。
·
2025-06-12 19:16
实验一：数据选择器实验
实验一数据选择器实验报告目录实验目的实验内容原理描述
Verilog
HDL设计源代码Testbench仿真代码及仿真结果XDC文件配置下板测试实验体会实验照片实验目的熟悉使用
Verilog
HDL的三种不同描述方式进行基本逻辑电路建模
俺不是西瓜太郎´•ﻌ•`
·
2025-06-12 19:45
实验报告
fpga开发
Verilog
不可综合部分
Verilog
中存在部分用于仿真验证的子集，只在仿真时使用，因为没有对应的硬件元件，因此不可综合。
Arthur...J
·
2025-06-12 01:20
EDA
fpga
【芯片设计- RTL 数字逻辑设计入门 4.2 -- 组合逻辑赋值 + 时序逻辑状态保持】
文章目录Overview原语句分析变量含义假设（根据命名推测）状态更新逻辑详解状态转移逻辑举个实际例子小结Overview本文将详细介绍
verilog
rtl中assignreg_halt_mode_nx
主公讲 ARM
·
2025-06-11 12:11
#
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
rtl
verilog
AES-GCM和SM4-GCM工作原理及数据加解密验证方案详解
AES-GCM和SM4-GCM工作原理及数据加解密验证方案详解下面分三部分给出：AES-GCM/SM4-GCM原理梳理基于OpenSSL的C语言ReferenceModel（可编译成DPI-C动态库）System
Verilog
DPI
元直数字电路验证
·
2025-06-10 07:18
PCIe/UCIe学习笔记
国密算法
数据加解密
PCIe加密传输
大实验：基于赛灵思csg324100T，pmodMAXsonar的危险距离警报
实验五危险距离报警器实验报告目录实验目的实验内容原理描述
Verilog
HDL设计源代码XDC文件配置下板测试实验体会实验照片实验目的利用NEXYSA7及
verilog
代码制作危险距离报警器，借助pmod
俺不是西瓜太郎´•ﻌ•`
·
2025-06-09 21:07
实验报告
fpga开发
HDB3编译码
verilog
程序
/*moduleshiftregisterHDB3(clk,reset,Qin,Qoutodd,,Qouteven,nownum;inputclk,Qin,reset;outputQoutodd,Qouteven;output[9:0]nownum;reg[9:0]nownum;always@(posedgeclkorposedgereset)beginif(reset)nownum>1);now
fpga和matlab
·
2025-06-09 18:18
FPGA
板块4:编码译码
HDB3
中央处理器（CPU）深度解剖：从晶体管到指令执行的魔法之旅
通过数据通路、控制单元、流水线三大核心拆解CPU工作原理，附
Verilog
代码和现代处理器黑科技。
摘取一颗天上星️
·
2025-06-05 22:13
fpga开发
考研
windows
算法
数据结构
硬件工程
System
Verilog
—semaphore和mailbox为什么要使用new?
System
Verilog
中semaphore（旗语）和mailbox（信箱）需要通过new()方法进行实例化的原因，主要与其面向对象的设计特性、动态内存管理及线程安全需求相关。
余大大.
·
2025-06-03 12:35
UVM验证
开发语言
笔记
AMBA_APB_SRAM 项目常见问题解决方案
AMBA_APB_SRAMAMBAv.3APBv.1SpecificationComplaintSlaveSRAMCoredesignandtestbench.ThetestbenchisdevelopedusingSystem
Verilog
andUVMandcanbeusedasstandaloneVerificationIP
仰书唯Elise
·
2025-06-03 00:33
如何使用VCS+XA加密
verilog
和spice网表
如果要交付
verilog
，但是需要对方进行VCS仿真，那么可以用以下方法：一、基于编译指令的局部加密适用场景：需精确控制加密范围（如仅加密核心算法或敏感逻辑）。
芯语新源
·
2025-05-31 21:04
IC设计
【芯片设计- RTL 数字逻辑设计入门 14.1 -- SRAM RTL 实现举例】
文章目录定义结构说明分解讲解举例说明示例1：构建一个256x32的存储器示例2：构建一个1024x64的存储器小结：使用场景本文将详细说明
verilog
存储器是如何定义的，比如reg[DATA_WIDTH
主公讲 ARM
·
2025-05-28 16:16
#
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
SRAM
RTL
uart
verilog
三段式状态机
topmoduletop_uart(//clkandrst_ninputwiresys_clk,inputwiresys_rst_n,//startsendflaginputwireflag_send,//inputdatainputwire[7:0]in_data,//outputdataoutputwire[7:0]rx_data,outputwireflag_rx,//outputtxout
一条九漏鱼
·
2025-05-27 01:22
fpga开发
Python硬核革命：从微控制器到FPGA的深度开发指南
1.重新定义硬件开发：Python的颠覆性突破传统硬件开发长期被C/C++和
Verilog
/VHDL统治，但Python正通过两条路径改变这一格局：1.1微控制器领域的MicroPython革命完整Python3.4
蓑笠翁001
·
2025-05-25 01:50
Python
fpga开发
python
数字FPGA开发方向，该如何做好职业规划？
语言类
Verilog
/VHDLSystem
Verilog
（主要用于设计而非验证）Tc
IC与FPGA设计
·
2025-05-24 06:16
FPGA
fpga开发
使用modelsim进行
Verilog
仿真（包含testbench编写）
系列文章目录那啥书接上回FPGA
verilog
入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGA
verilog
入门中说到使用quartusII
学术萌新
·
2025-05-24 06:14
fpga
verilog
fpga
关于system
verilog
中在task中使用force语句的注意事项
先看下面的代码moduletop(data);logicclk;inoutdata;logictemp;logicsampale_data;logic[7:0]data_rec;tasksend_data(input[7:0]da);begin@(posedgeclk);#1;forcedata=da[7];$display(data);@(posedgeclk);#1;forcedata=da[
一只迷茫的小狗
·
2025-05-24 06:12
Systemverilog
systemverilog
Modelsim的入门使用和
Verilog
编写
Modelsim的简单工程创建和代码编写和编译仿真：【FPGA】Modelsim的使用方法_modelsim使用教程-CSDN博客
Verilog
语法和逻辑简单入门：
Verilog
语法-数字电路教程三态门符号和简称
aloneboyooo
·
2025-05-24 06:40
fpga开发
FPGA设计需要学什么？
首先来看看FPGA设计岗位需要掌握的技能：掌握Linux常用命令，熟悉Vi/Vim编辑器；掌握数字电路基础，熟悉门电路，掌握组合逻辑和时序逻辑电路；掌握
Verilog
基础语法，熟悉
Verilog
任务与函数
IC与FPGA设计
·
2025-05-22 08:11
FPGA
fpga开发
小白入门FPGA设计，如何快速学习？
什么“时序逻辑”“
Verilog
”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。但真相是——FPGA，其实没有你想得那么难。只是你需要一套适合小白体质的学习方法，走对第一步，就能少走很多弯路。
IC与FPGA设计
·
2025-05-21 15:47
FPGA
fpga开发
学习
【IC】FPGA和ASIC的区别
在制造之后，用户可以使用硬件描述语言（如VHDL或
Verilog
）对其进行编程和配置。这种可编程性允许FPGA在不同应用场景中进行多次配置，适应不同的功能需求。
守月满空山雪照窗
·
2025-05-20 19:34
IC
fpga开发
ASIC和FPGA，到底应该选择哪个？
很多初学者会觉得“同样都是写
Verilog
的，ASIC和FPGA没什么不同”，其实并不是这样。那么，面对项目设计需求，**FPGA和ASIC应如何选择？**接下来宸极教育带你
博览鸿蒙
·
2025-05-20 18:01
FPGA
fpga开发
【教程4＞第7章＞第8节】基于FPGA的Viterbi维特比译码
verilog
实现——幸存路径存储单元
目录1.软件版本2.幸存路径存储单元模块FPGA实现概述3.幸存路径存储单元模块的FPGA实现4.总结欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA/MATLAB/Simulink联合开发入门与进阶X例》
fpga和matlab
·
2025-05-18 20:56
#
第7章·通信—信道编译码
fpga开发
Viterbi
维特比译码
verilog
幸存路径存储单元
System
Verilog
中的断言(Assertion)
1.简介System
Verilog
断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。
请叫我去学习5555
·
2025-05-16 10:05
SystemVerilog
数据库
前端
Verilog
中forever的用法
在
Verilog
中，forever是一个循环语句，它会不断重复执行其中的代码块，直到模拟器停止。
漂洋过海的鱼儿
·
2025-05-16 03:45
FPGA
fpga开发
Vivado中可新建的工程类型解析
以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（
Verilog
/VHDL）设计FPGA逻辑，覆盖完整开发流程。
漂洋过海的鱼儿
·
2025-05-16 03:42
Vivado
fpga开发
System
Verilog
断言， SVA
System
Verilog
Assertion（SVA）作为一种强大的硬件验证技术应运而生，它为硬件设计验证提供了一种高效、准确的方式。
范吉民(DY Young)
·
2025-05-15 22:38
芯片设计
java
前端
数据库
【system
verilog
】学习笔记--断言篇
【system
verilog
】学习笔记--断言篇断言1：判断信号值断言1：判断信号值CHECK_VALUE:assertproperty(@(posedgeclk)disableiff(!
跛子拜
·
2025-05-15 22:07
systemverilog
systemverilog
基于FPGA的车速检测系统仿真设计与实现
通过
Verilog
硬件描述语言编写系统代码，并利用ModelSim进行功能仿真，在QuartusII中完成综合与布局布线。经过仿真测试，该
赵谨言
·
2025-05-15 22:37
论文
经验分享
毕业设计
Verilog
代码优化技巧
Verilog
代码优化技巧：1.条件b为TRUE时，将c赋值给a;always@(posedgefclkornegedgefrstn)if(!
皮皮宽
·
2025-05-13 21:33
数字ＩＣ设计
fpga开发
数字电路设计
verilog
的LUT资源优化
今天在写代码的时候发现，LUT资源使用很多，实际上都是写的时候代入很多写软件的思维，有一些坏习惯需要更改，比如乘2的n次方的时候可以用左移右移来代替就能省下很多LUT资源
footprintk
·
2025-05-13 21:33
fpga开发
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他