verilog的LUT资源优化

今天在写代码的时候发现,LUT资源使用很多,实际上都是写的时候代入很多写软件的思维,有一些坏习惯需要更改,比如乘2的n次方的时候可以用左移右移来代替就能省下很多LUT资源

你可能感兴趣的:(fpga开发)