Systemverilog

Verilator 的文件目录结构(腾讯元宝)

一、Verilator的Git仓库概览Verilator是一个用C++编写的高性能Verilog/SystemVerilogRTL仿真器，其源代码仓库结构清晰，模块化程度较高。整
dadaobusi·2025-07-23 23:08

verilator如何实现RTL的仿真(腾讯混元)

Verilator是一个用于将Verilog或SystemVerilogRTL（寄存器传输级）代码转换为C++或SystemC模型的工具，主要用于高性能的功能仿真和验证。
·2025-07-23 23:38

SystemVerilog LRM 学习笔记 -- clocking块

1clocking...endclocking块clocking块是SV新feature，主要是为了更好解决testbench和DUT之间的timing和同步建模的问题，可以使user基于clockcycle在更高的抽象层次上写testbench(如“##3”，表示三个clock)。clocking只能在module/interface/checker/program中声明，不能在function
·2025-07-10 06:21

system Verilog：clocking中定义信号为input和output的区别

在SystemVerilog中，clocking块用于定义时钟块，这通常用于描述时钟边缘和同步的输入/输出行为，特别是在测试平台和硬件接口描述中。
加载-ing·2025-07-10 06:19

[SystemVerilog] Clocking

SystemVerilogClocking用法详解SystemVerilog的clocking块（ClockingBlock）是一种专门用于定义信号时序行为的构造，主要用于验证环境（如UVM）中，以精确控制信号的采样和驱动时序
S＆Z3463·2025-07-10 05:46

【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）

7-28；题目类型：不定项（10x1’=10’）【错选不得分，少选得1/3分】问答（9x10’=90’）文章目录不定项1、(单选)在verilog语言中，a=4'b1011，那么&a=()2、(单选)SystemVerilog
ReRrain·2025-06-28 02:58

实现SystemVerilog动态进程的互斥访问

SystemVerilog标准提供了内置的semaphore类来实现互斥访问，看起来是个不错的解决方案。
iccnewer·2025-06-22 22:09

System-Verilog 实现DE2-115 流水灯

文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL)，它用于设计和验证电子系统，特别是在集成电路(IC
qwert_qqq·2025-06-22 00:23

实验报告：在DE2-115开发板上使用SystemVerilog编写流水灯程序

在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序，并在DE2-115开发板上进行验证。
追寻自己521·2025-06-22 00:52

FPGA基础 -- Verilog函数

Verilog函数（function）目标：让具备一般RTL经验的工程师，系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法，为后续SystemVerilog及HLS设计奠定基础
sz66cm·2025-06-20 09:58

new()和new[]有什么区别？

inta[];//声明动态数组initialbegina=new[3];//为动态数组分配3个元素foreach(a[i])a[i]=i;//元素初始化end2、new()用在systemverilog
·2025-06-19 17:08

FPGA基础 -- Verilog语言要素之数组

以下是对Verilog中数据类型的数组使用的全面讲解，分为一维数组、二维数组、memory数组、reg与wire中数组的差异、packed与unpacked数组（SystemVerilog）等方面，并指出综合注意事项与最佳实践
sz66cm·2025-06-18 13:55

【SystemVerilog 2023 Std】第5章 词法约定 Lexical conventions (1)

参考资料：IEEEStd1800-2023标准《IEEEStandardforSystemVerilog—UnifiedHardwareDesign,Specification,andVerificationLanguage
绫韵枫汐·2025-06-13 17:29

AES-GCM和SM4-GCM工作原理及数据加解密验证方案详解

AES-GCM和SM4-GCM工作原理及数据加解密验证方案详解下面分三部分给出：AES-GCM/SM4-GCM原理梳理基于OpenSSL的C语言ReferenceModel（可编译成DPI-C动态库）SystemVerilogDPI
元直数字电路验证·2025-06-10 07:18

SystemVerilog—semaphore和mailbox为什么要使用new?

SystemVerilog中semaphore（旗语）和mailbox（信箱）需要通过new()方法进行实例化的原因，主要与其面向对象的设计特性、动态内存管理及线程安全需求相关。
余大大.·2025-06-03 12:35

AMBA_APB_SRAM 项目常见问题解决方案

AMBA_APB_SRAMAMBAv.3APBv.1SpecificationComplaintSlaveSRAMCoredesignandtestbench.ThetestbenchisdevelopedusingSystemVerilogandUVMandcanbeusedasstandaloneVerificationIP
仰书唯Elise·2025-06-03 00:33

数字FPGA开发方向，该如何做好职业规划？

语言类Verilog/VHDLSystemVerilog（主要用于设计而非验证）Tc
IC与FPGA设计·2025-05-24 06:16

关于systemverilog中在task中使用force语句的注意事项

先看下面的代码moduletop(data);logicclk;inoutdata;logictemp;logicsampale_data;logic[7:0]data_rec;tasksend_data(input[7:0]da);begin@(posedgeclk);#1;forcedata=da[7];$display(data);@(posedgeclk);#1;forcedata=da[
一只迷茫的小狗·2025-05-24 06:12

SystemVerilog中的断言(Assertion)

1.简介SystemVerilog断言（SVA）主要是用于验证设计的行为，其主要功能有两点：在特定条件或事件序列的故障上生成警告或错误；收集功能覆盖率的数据。
请叫我去学习5555·2025-05-16 10:05

System Verilog 断言， SVA

SystemVerilogAssertion（SVA）作为一种强大的硬件验证技术应运而生，它为硬件设计验证提供了一种高效、准确的方式。
范吉民(DY Young)·2025-05-15 22:38

【systemverilog】学习笔记--断言篇

【systemverilog】学习笔记--断言篇断言1：判断信号值断言1：判断信号值CHECK_VALUE:assertproperty(@(posedgeclk)disableiff(!
跛子拜·2025-05-15 22:07

CPU0 verilog代码全注释

//https://www.francisz.cn/download/IEEE_Standard_1800-2012%20SystemVerilog.pdf//configuablevaluebelow
silenci·2025-05-09 07:03

TestBench激励与待测

中的信号类型选择输入端口（input）→在TestBench中声明为`reg`输出端口（output）→在TestBench中声明为`wire`✅四、例化方式示例✅五、总结✅六、附加建议你的这段内容描述了在Verilog或SystemVerilog
谢谢～谢先生·2025-05-06 11:02

Emacs Verilog-mode 核心功能与使用指南

一、基本概念与背景1、功能定位Verilog-mode是Emacs专门为Verilog/SystemVerilog开发设计的插件12，支持包括UVM验证框架在内的硬件设计语言特性。
yang_20250429·2025-05-03 09:28

[SystemVerilog] Functions

SystemVerilogFunctions用法详解SystemVerilog的function是一种过程性构造，用于封装一组无时间延迟的计算或操作逻辑，返回单一结果。
S＆Z3463·2025-04-30 10:15

[SystemVerilog] Struct

SystemVerilogStruct用法详解SystemVerilog的struct是一种复合数据类型，用于将多个不同类型的变量（成员）组织成一个单一的实体。
S＆Z3463·2025-04-27 20:35

SystemVerilog语法之内建数据类型

简介：SystemVerilog引进了一些新的数据类型，具有以下的优点：（1）双状态数据类型，更好的性能，更低的内存消耗；（2）队列、动态和关联数组，减少内存消耗，自带搜索和分类功能。
cucoder·2025-04-26 23:24

FPGA（现场可编程门阵列）笔记

-[SystemVerilog]:扩展自Verilog，增加了面向对象编程等特性，语法更接近于C++，适用于复杂系统设计。-[VHDL]:另一种硬件描述语言，其语法结构与Pascal相似。
睡觉然后上课·2025-04-23 13:05

SystemVerilog之线程间通信

SystemVerilog中的线程（Thread）是仿真过程中并发执行的基本单元，用于描述硬件或验证平台的并发行为。在复杂的数字系统验证中，多线程协同工作是实现高效验证的关键。
青春猪头ic少年梦不到兔女郎师姐·2025-04-22 07:56

#SVA语法滴水穿石# （004）关于 ended 和 triggered 用法

在SystemVerilog断言（SVA,SystemVerilogAssertions）中，ended是一个用于序列（sequence）的关键字，它表示某个序列（sequence）在特定时间点已经成功匹配
那么菜·2025-04-10 15:56

#SVA语法滴水穿石# （005）关于 问号表达式（condition ? expr1 : expr2）

在SystemVerilog断言（SVA）中，问号表达式（condition?expr1:expr2）的语法和逻辑与C语言的三元条件运算符完全一致。
那么菜·2025-04-10 03:08

#SVA语法滴水穿石# （003）关于 sequence 和 property 的区别和联系

在SystemVerilogAssertions(SVA)中，sequence和property是两个核心概念，它们既有区别又紧密相关。
那么菜·2025-04-08 18:03

#SVA语法滴水穿石# （013）关于 disable iff、matched 、expect 的用法

SystemVerilog断言（SVA）中disableiff、matched和expect的语法知识。
那么菜·2025-04-07 07:51

#SVA语法滴水穿石# （006）关于 `define true 1的用法

在SystemVerilog断言（SVA）中，使用##n是实现固定周期延时的标准方式。
那么菜·2025-04-07 07:20

#SVA语法滴水穿石# （012）关于 first_match、throughout、within 的用法

我们今天学习，SystemVerilog断言（SVA）中first_match、throughout、within运算符。
那么菜·2025-04-07 07:48

ELEC6234 Embedded Processor Synthesis

ELEC6234EmbeddedProcessorSynthesisELEC6234EmbeddedProcessorSynthesisCourseworkSystemVerilogDesignofanApplicationSpecificEmbeddedProcessorIntroductionThisexerciseisdoneindividuallyandtheassessmentis
·2025-03-31 19:57

#VCS# 关于 +incdir+xxx 编译选项的注意点

一基本功能作用：添加Verilog/SystemVerilog`include文件的搜索路径语法：+incdir+特点：可以指定多个路径，路径之间用+分隔二使
那么菜·2025-03-30 00:16

Verilog 中寄存器类型（reg）与线网类型（wire）的区别

前言二、基本概念与分类1.寄存器类型2.线网类型三、六大核心区别对比四、使用场景深度解析1.寄存器类型的典型应用2.线网类型的典型应用五、常见误区与注意事项1.寄存器≠物理寄存器2.未初始化值陷阱3.SystemVerilog
千千道·2025-03-27 15:06

#C8# UVM中的factory机制 #S8.2.1# factory 机制重载法则

重载并不是factory机制的发明，前面已经介绍过的所有面向对象的语言都支持函数/任务重载，另外，SystemVerilog还额外支持对约束的重载。只是factory机制的重载与这些重载都不一样。
那么菜·2025-03-25 08:11

SystemVerilog：用RISC-V核心对比两种硬件设计语言

最近，一项研究对比了两种硬件描述语言——CHISEL（基于Scala的嵌入式语言）和传统的SystemVerilog，它们分别实现了同一款RISC-V核心（SweRV-EL2）。以下是关键发现和结论。
iccnewer·2025-03-23 04:29

verilog练习：HRPWM 模块设计

文章目录前言1.HRPWM代码示例：1.1关键设计说明：2.HRPWM温度补偿和动态校准2.1关键增强功能说明：2.2校准流程验证方法：2.3性能优化建议：前言需要考虑如何用SystemVerilog实现这些功能
啄缘之间·2025-03-05 19:34

验证环境中为什么要用virtual interface

在UVM（UniversalVerificationMethodology）中使用virtualinterface的主要目的是解决SystemVerilog接口（interface）的静态特性与UVM验证环境的动态特性之间的不匹配问题
m0_71354184·2025-02-28 07:56

6. 示例：用mailbox实现生产者-消费者模型

消费者模型1示例二：生产者-消费者模型2示例三：生产者-消费者模型3示例四：生产者-消费者模型41.完整代码示例2.仿真步骤3.关键代码解析4.波形与日志分析5.常见问题与解决6.扩展练习前言以下是一个完整的SystemVerilog
啄缘之间·2025-02-25 16:27

（16）System Verilog联合体union详解

（16）SystemVerilog联合体union详解1.1目录1）目录2）FPGA简介3）SystemVerilog简介4）SystemVerilog联合体union详解5）结语1.2FPGA简介FPGA
宁静致远dream·2025-02-05 04:58

SystemVerilog模块定义例化及接口

今天我们主要跟随《漫游》模块定义例化（7.2节）及接口（7.3节）模块定义及例化这里，我们主要强调一个地方，就是参数化及宏的使用。在实际项目中，参数化是和宏是非常常用的。在设计中，我们要求所有变量都要通过宏来表示，没有宏名称表示的数字，我们会戏称其为“魔鬼数字”，因为其含义需要追溯才能理解，不便于调试及模块代码传承。但是验证环境中，由于需要兼顾效率，所以要求没有这么严格。接口这里，我们一定是采用连
pilxpi·2025-02-04 23:50

SystemVerilog变量的符号

过年这几天，偷懒了，没有认真创作，但是素材收集了一些，今天专门聊聊变量的符号，我们只从书中的一个点来切入。引用《漫游》原文：从仿真器得到的结果是：如果按照有符号和无符号的类型划分，那么可以将常见的变量类型划分为：·有符号类型：byte、shortint、int、longint、integer。·无符号类型：bit、logic、reg、net-type（如wire、tri）。上文的“signed_v
pilxpi·2025-02-03 23:05

VCS简介

它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。它还为您提供了一系列仿真和调试功能，以验证您的设计。
XtremeDV·2024-09-07 08:14

vcs 入门

vcs即verilogcompilesimulator支持verilog,systemVerilog,openvera,systemC等语言，同时也有代码覆盖率检测等功能。
hemmingway·2024-09-07 07:36

Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现

2、RTL分析（RTLanalysis）一般来讲，通常的设计输入都是Verilog、VHDL或者SystemVerilog等硬件描述语言HDL编写的文件，RTL分析这一步就是将HDL语言转化成逻辑电路图的过程
2401_84185145·2024-09-05 23:38

System Verilog学习笔记（十二）——数组（2）

SystemVerilog学习笔记（十二）——数组（2）动态数组在编译时不会为其定制尺寸，而是在仿真运行时来确定动态数组一开始为空，需要使用new[]来为其分配空间声明方式intdyn[],d2[];/
颖子爱学习·2024-03-04 07:27
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他