hdl

HDL Designer 安装 ＋ 问题解决 （Linux）dasdfasd

HDLDesignerSeries2005_2OS:Ubuntu8.04.1一切安装过程都挺顺利的。。。期间提示在某个目录找不到awk，自己做了个链接到它要求的目录就好了最后运行的时候就出问题了问题：Error:Couldnotcreatefontsetforfont'-adobe-helvetica-bold-r-normal--14-100-100-100-p-82-ISO8859-1'The
eeyyee·2008-11-29 14:00

男人的11条健康黄金标准

1.他有较高水平的HDL全球每年约有35.6万名男人死于心脏疾病，是癌症的两倍。“如果血液中有充足的HDL(高密度脂蛋白)，就基本上不用担心了。”
famoushz·2008-10-25 20:00

男人的11条健康黄金标准

1.他有较高水平的HDL全球每年约有35.6万名男人死于心脏疾病，是癌症的两倍。“如果血液中有充足的HDL(高密度脂蛋白)，就基本上不用担心了。”
famoushz·2008-10-25 20:00

VC中GlobalAlloc,GlobalLock,GlobalUnlock的使用及其说明

 这项我是在跟踪一个句柄参数时，用到的内存分配函数，之前从来没有用过，所以到网上做了些调查：*buf_hdl=(char*)GlobalAlloc(GPTR,(size_t)buf_getsize);*
ghy039092·2008-10-22 15:00

美专家公布健康男人11条金标准 可简便对照衡量

1．他有较高水平的HDL。 　　全球每年约有35.6万名男人死于心脏疾病，是癌症的两倍。
titanfoot·2008-10-09 17:00

美专家公布健康男人11条金标准 可简便对照衡量

1．他有较高水平的HDL。全球每年约有35.6万名男人死于心脏疾病，是癌症的两倍。“如果血液中有充足的HDL（高密度脂蛋白），就基本上不用担心了。”
titanfoot·2008-10-09 17:00

男人的11条健康黄金标准

    1.他有较高水平的HDL  全球每年约有35.6万名男人死于心脏疾病，是癌症的两倍。
Jummy·2008-10-09 16:00

verilog基础

1，值集合： Verilog HDL中有下列四种基本的值： 1）0：逻辑0或“假” 2）1：逻辑1或“真” 3）x：未知 4）z：高阻 值的解释内置于Verilog语言本身中，如：一个为z的值总是意味着高阻
mahudu·2008-08-27 00:00

非MFC DLL 之 DLL的调用方式

\\Debug\\dllTest.dll"); if (hDl
conkeyn·2008-08-18 16:00

Verilog HDL中数据类型的选择

•信号可以分为端口信号和内部信号。出现在端口列表中的信号是端口信号，其它的信号为内部信号。•对于端口信号，输入端口只能是net类型。输出端口可以是net类型，也可以是register类型。若输出端口在过程块中赋值则为register类型；若在过程块外赋值(包括实例化语句），则为net类型。•内部信号类型与输出端口相同，可以是net或register类型。判断方法也与输出端口相同。若在过程块中赋值，
hitlerisyou·2008-07-13 17:00

Verilog HDL 与数字电路设计

王冠，黄熙，王鹰编著2006年机械工业出版社第1章概述1.1什么是HDL1.2VerilogHDL概述1.3VerilogHDL与VHDL的比较1.4SystemVerilog1.5小结VerilogHDL
lybra·2008-04-30 16:00

学习HDL的几点重要提示

1.了解HDL的可综合性问题：HDL有两种用途：系统仿真和硬件实现。如果程序只用于仿真，那么几乎所有的语法和编程方法都可以使用。
zhongrg·2008-03-17 20:00

FPGA设计中的编程技巧

采用硬件描述语言HDL的设计方式应运而生，而在利用硬件描述语言
zhongrg·2008-03-17 20:00

Verilog HDL简明教程

Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。
lgb571·2008-03-06 22:00

初学verilog HDL笔记

1、输入输出管脚规则当submodule连接到topmodule时submodule的input端口在topmodule中可以为regorwire，但是在submodule中就不可以将input端口声明为reg类型，因为reg实际是指寄存器的输出端，显然input不能接到自己寄存器的输出端。（即，input不可为reg）2、测试平台写法--―――――――――――――――|测试平台         
铭子·2007-11-15 21:42

EWB的使用

 ElectronicsWorkbench公司以Windows为基础的板级仿真工具MultiSIM（ewb），适用于模拟／数字线路板的设计，该工具在一个程序包中汇总了框图输入、Spice仿真、HDL设计输入和仿真
muyuyuzhong·2007-10-30 16:00

参数化模块库(LPM)的使用

在MAX+PLUSII和QuartusII中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调
zhongrg·2007-10-11 16:00

FPGA设计流程

FPGA设计流程FPGA设计人体分为设计输入、综合、功能仿真(前仿真)、实现、时序仿真(后仿真)、配置下载等六个步骤,设计流程如图2所示.下面分别介绍各个设计步骤.1设计输入设计输入包括使用硬件描述语言HDL
zhongrg·2007-09-22 19:00

FPGA查找表

当用户通过原理图或HDL语言描述了
zhongrg·2007-09-16 09:00

VHDL的基础概念

下载第5章VHDL的基础概念硬件描述语言(HDL)为数字逻辑网络的计算机辅助设计(CAD)提供了一个有效的方法。HDL是一种可用于描述任意复杂度的逻辑网络所有重要特性的高级计算机语言。
menuconfig·2007-07-26 13:00

晒：《计算机组成实验报告》

晒：《计算机组成实验报告》第一部分运用TDM-CM++实验台的实验实验三：微控制器实验[实验目的][实验设备][实验原理][实验步骤以及结果][解释数据通路]第二部分用Verilog-HDL进行计算机设计的实验
清茶萦绕，爪哇飘香...·2007-06-07 07:00

Verilog HDL简明教程

Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。
kiss0kill·2007-05-14 19:00

嵌入式应用中软硬件结合的调试体会

嵌入式工程师往往都是全才，系统方案，硬件设计，软件设计，一直到硬件安装，在NIOS II应用中还需要写HDL模块，最后进入调试。
wapysun·2006-11-15 14:00

硬件描述语言HDL的现状与发展-转贴

http://www.fpga.com.cn/application/a71.htm摘要：从数字系统设计的性质出发，结合目前迅速发展的芯片系统，比较、研究各种硬件描述语言；详细阐述各种语言的发展历史、体系结构和设计方法；探讨未来硬件描述语言的发展趋势，同时针对国内EDA基础薄弱的现状，在硬件描述语言方面作了一些有益的思考。 关键词：ASIC硬件描述语言HDLVerilogHDLVHDLSystem
blow_jj·2005-03-27 11:00

HDL简介-转贴

HDL简介硬件描述语言HDL设计电路的方法（概述）在这个章节中，我打算介绍以下内容·电路设计的古典方法·应用EDA设计电路的方法·HDL设计电路的步骤·HDL的历史发展和分类在一切开始之前，我想先提个问题
blow_jj·2005-03-27 10:00

SystemC——一套将C++扩展为硬件描述语言的Class Library （初学SystemC有感）

SystemC 是一套C++ Class Library，将C++扩展成了一门硬件描述语言(HDL)。我感觉，学习SystemC至少要懂两样东西：C++、一门硬件描述语言。
ihuashao·2004-07-03 17:00

SystemC——一套将C++扩展为硬件描述语言的Class Library （初学SystemC有感）

SystemC 是一套C++ Class Library，将C++扩展成了一门硬件描述语言(HDL)。我感觉，学习SystemC至少要懂两样东西：C++、一门硬件描述语言。
beifenggo·2004-07-03 17:00
上一页 25 26 27 28 29 30 31 32 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他