E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VerilogHDL
UltraEdit中verilog HDL语法高亮显示
1.下载
VerilogHDL
语法高亮文件
VerilogHDL
关键字将用不同色彩标出，便于识别。
verilogHDL
语法高亮文件下载地址为http://www.
卢阳
·
2020-07-09 15:55
旅途拾遗
7天搞定FPGA精录&总结Episode.1 认识工具，掌握基础【基于Robei及
VerilogHDL
】
芯片是我国的痛，尤其是这几年。最近有段时间坐下来静静思考这个问题，有些想法，所以开篇P1的引言稍微要长一些。我起初在布克书店看书的时候，也完全没有敢想过七天学会FPGA这个东西。之前我们的课程上也布置了一些写代码的作业，基本上是一个头顶两个大的状态。所谓七天搞定FPGA这和七天挣他一个亿有什么区别。回家认认真真学习了之后才明白，想要快速熟知FPGA是不现实的。但是想要快速入门FPGA并不是一件难事
笙歌散尽
·
2020-07-08 22:49
7天搞定FPGA精录&总结
基于VHDL语言分频器电路程序设计
：一是使用FPGA芯片内部提供的锁相环电路，如ALTERA提供的PLL（PhaseLockedLoop），Xilinx提供的DLL（DelayLockedLoop）；二是使用硬件描述语言，如VHDL、
VerilogHDL
泸州月
·
2020-07-07 19:47
FPGA程序设计
通过仿真和综合认识T触发器（Verilog HDL语言描述T触发器）
这个系列的博文已经写过了两篇，分别是通过仿真和综合认识D触发器（
VerilogHDL
语言描述D触发器）和通过仿真和综合认识JK触发器（
VerilogHDL
语言描述JK触发器），分析的方法是完全并行的。
李锐博恩
·
2020-07-07 00:31
Verilog/FPGA
实用总结区
Vivado 在线调试之 ILA 核
对于已经通过了功能仿真的
VerilogHDL
电路，Download到板端后，可以通过Vivado的ILA核进行在线调试，观察波形。
爱洋葱
·
2020-07-06 12:25
Vivado
Verilog HDL(5) 行为级建模2
3.2.5条件分支语句前言：在
veriloghdl
中条件分支语句分为两种：if条件语句和case条件分支语句。二这两个语句也是唯一可以广泛使用的语句。
王天羽同学
·
2020-07-06 06:03
Verilog HDL（1）语言要素
VerilogHDL
（1）语言要素2.1、空白符空白符包括空格符（\b）,制表符（\t）,换行符，换页符。编译和综合时空白符可省略2.12、注释符：“//”,"/*.....*/"。
王天羽同学
·
2020-07-06 06:32
FPGA开发之Verilog语言介绍
Verilog语法基础
VerilogHDL
定义相关术语基本模型结构端口数据类型行为建模
VerilogHDL
函数和任务
VerilogHDL
定义并不是软件编程语言；是一种硬件描述语言，可综合和可仿真的代码，
A惆怅东栏
·
2020-07-06 05:00
概念
verilog
fpga
《EDA技术与Verilog HDL设计》第4、5 章读书笔记与总结
前言：
VerilogHDL
是一门硬件设计语言。硬件描述语言（HDL）是一种用形式化方法描述数字电路和设计数字逻辑系统的语言。
蛋卷Z
·
2020-07-06 05:28
【Verilog HDL学习之路】第二章 Verilog HDL的设计方法学——层次建模
2
VerilogHDL
的设计方法学——层次建模重要的思想：在语文教学中，应该先掌握核心方法论，再用正确的方法论去做题目，这样能够逐渐加深对于方法论的理解，做题的速度和准确率也会越来越高。
姜海天-夜路独行者
·
2020-07-06 04:32
Verilog
HDL
Verilog HDL 笔试 & 面试常考代码精选（一）
Q：用
VerilogHDL
实现1bit信号边沿检测功能，输出一个周期宽度的脉冲信号。
攻城狮Bell
·
2020-07-06 01:16
【黑金动力社区】【FPGA黑金开发板】Verilog HDL的礼物 - Verilog HDL扫盲文
声明：本文为原创作品，版权归akuei2及黑金动力社区共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/目录目录02第0章
VerilogHDL
语言扫盲文030.01
???Sir
·
2020-07-06 01:44
【连载】【FPGA黑金开发板】Verilog HDL那些事儿--听听低级建模的故事（五）
那时候，我虽然很好掌握
VerilogHDL
语言的基础，并且很熟悉RTL级代码，可是我始终有一种“不可触及”的感觉。我
weixin_34160277
·
2020-07-06 00:40
用
VerilogHDL
设计一个与门逻辑，并进行前仿和后仿
执行菜单命令【File】-【NewProjectWizard…】，创建工程向导。在Whatistheworkingdirectoryforthisproject?下选择项目存储地址工作目录，Whatisthenameofthisproject?下填写工程名，最后一栏填写顶层文件名。添加已存在文件（可选），在【Filename】下选择已经存在的工程项目，利用【Add】或【Addall】命令添加文件到
weixin_34015336
·
2020-07-05 23:52
【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模 仿顺序操作（十二）...
VerilogHDL
语言，要执行如同“顺序操作”，实际上是不可能的，但是
weixin_33976072
·
2020-07-05 23:46
【连载】【FPGA黑金开发板】Verilog HDL那些事儿--低级建模的基础（二）
VerilogHDL
语言，虽然不同与其他高级语言的优秀结构性，但是作为硬件描述语言的它，最大的优势是并行操作
weixin_33895695
·
2020-07-05 23:52
FPGA设计千兆以太网MAC（3）——数据缓存及位宽转换模块设计与验证
该模块核心是利用异步FIFO进行跨时钟域处理，位宽转换由
VerilogHDL
实现。需要注意的是用户数据包位宽32bit，因此包尾可能有无效字节，而转换为8bit位宽数据帧后是要丢弃无效字
weixin_33860722
·
2020-07-05 23:43
《Verilog HDL那些事儿》PDF 3.0版本发布
《
VerilogHDL
那些事儿》1.0版本发布四章内容，后续将后面的两章内容加入，最近比较忙，希望大家体谅！
weixin_33805992
·
2020-07-05 23:39
【连载】【FPGA黑金开发板】Verilog HDL那些事儿--命令式的仿顺序操作（十四）...
，版权归akuei2及黑金动力社区（http://www.heijin.org）共同所有，如需转载，请注明出处http://www.cnblogs.com/kingst/4.3命令式的仿顺序操作什么是
VerilogHDL
weixin_33735676
·
2020-07-05 22:02
基于FPGA的Cordic算法实现
本文是基于FPGA实现Cordic算法的设计与验证，使用
VerilogHDL
设计，
weixin_30920091
·
2020-07-05 22:44
【连载】 FPGA Verilog HDL 系列实例--------AD转换（ADC0809）
【连载】FPGAVerilogHDL系列实例
VerilogHDL
之AD转换AD转换就是模数转换，顾名思义，就是把模拟信号转换成数字信号。我们所用的模数转换芯片是ADC0809。
weixin_30871293
·
2020-07-05 22:51
VHDL
VerilogHDL
与VHDL均是硬件描述语言（HDL）的一种，它们存在着异同点。
weixin_30701575
·
2020-07-05 21:50
数字调制解调技术的MATLAB与FPGA实现中文高清完整版PDF
下载地址：网盘下载数字调制解调技术的MATLAB与FPGA实现以Altera公司的FPGA器件为开发平台，采用MATLAB及
VerilogHDL
语言为开发工具，详细阐述数字调制解调技术的FPGA实现原理
weixin_30496431
·
2020-07-05 21:54
初学FPGA
VerilogHDL
作为现在最流行的FPGA开发语言，当然是入门基础。从最简单的代码学起。找最简单的基础实例（带仿真例程），看不懂查阅工具书。
weixin_30419799
·
2020-07-05 20:54
Lattice Diamond中
VerilogHDL
按键延时消抖
按键消抖在之前的实验中我们学习了如何用按键作为FPGA的输入控制，在本实验中将学习如何进行按键消抖，用按键完成更多的功能。硬件说明按键是一种常用的电子开关，电子设计中不可缺少的输入设备。当按下时使开关导通，松开时则开关断开，内部结构是靠金属弹片来实现通断。按键抖动的原理抖动的产生：通常的按键所用的开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地
birate_小小人生
·
2020-07-05 18:22
FPGA
Verilog HDL 学习（一）
VerilogHDL
程序的基本结构
VerilogHDL
程序是由模块构成的，一个模块可以包括整个设计模型或者设计模型的一部分。从结构上看，每个模块主要包含模块声明、端口定义、信号类型说明、逻辑功能描述。
不忘情贻
·
2020-07-05 18:44
Verilog之i2c协议
时间：2014年5月6日星期二1.问题描述：如图所示，已知时钟clk为100k，rst为复位信号，上升沿有效，基于
VerilogHDL
或者VHDL语言，将A器件内的六个8位数据，按照I2C协议规格送入总线
被称为L的男人
·
2020-07-05 17:46
FPGA
Verilog
Verilog HDL的基本语法
VerilogHDL
的基本语法前言
VerilogHDL
是一种用于数字逻辑电路设计的语言。用
VerilogHDL
描述的电路设计就是该电路的
VerilogHDL
模型。
帕斯酱瞄
·
2020-07-05 15:46
Hardware
VerilogHDL
常用的仿真知识
在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理①综合中的语法，都适用于仿真，在仿真中，Verilog语句是串行的，其面向硬件的并行特性则是通过其语义（语言含义）来实现的，因此并不会丢
YOYO--小天
·
2020-07-05 14:25
计算机硬件
Verilog HDL高级数字设计 从零学习（四）
VerilogHDL
高级数字设计从零学习（四）用循环算法的数字机模型函数和任务ASMD图计数器、移位寄存器和寄存器组的行为级模型本章主要总结一下刚结束的第五章的内容，但由于第五章包含了亚稳态的知识，暂时还没有很懂
王_嘻嘻
·
2020-07-05 14:36
verilog高级数字设计
黑金xlinix FPGA学习笔记（一）
verilogHDL
扫盲文-（2）
0.10单文件主义单文件主义对于新手来说，某个程度上它是一个“伟大的主义”但是又有很多人会受限这个“伟大的主义”。单文件主义就是，所有内容的设计都是在一个模块之内完成，这一点，有点像C语言中main那样，所有动作都在main()函数中完成。单文件主义是新手都要经过的，当游走一段时间以后，慢慢的我们会发现这个主义的局限性。我们想要越过“它”，但是又不知道要如何往哪个方向…这就是很多新手都会遇见的“瓶
枫_在路上
·
2020-07-05 13:19
FPGA
Verilog-tips
※参考书：
VerilogHDL
数字设计与综合（第二版）（本科教学版）字符串：必须在一行内写完。不可以包含回车。module中的input和output与函数值传递不同。物理意义是相连。
falrom
·
2020-07-05 10:13
vivado：调试工具原理及实现学习总结(调用IP核,生成IP,例化,调试)
环境：VIVADO2018.2语言：
VerilogHDL
参考书目：XilinxFPGA权威设计指南-Vivado2014集成开发环境创建新的fifo调试工程创建工程，projectname:fifo_verilog
jch_wang
·
2020-07-05 10:11
Verilog HDL简单设计实例（三）
VerilogHDL
简单设计实例（三）声明简单触发器设计电平敏感型锁存器带置位和复位端的电平敏感型锁存器移位寄存器8位计数器声明该专栏下文章为本人学习时的笔记及对一些知识点的理解，无法保证正确与否，有误之处还望指出
APTXGM1
·
2020-07-05 08:57
集成电路设计
Verilog_HDL的基本语法
VerilogHDL
的基本语法前言
VerilogHDL
是一种用于数字逻辑电路设计的语言。用
VerilogHDL
描述的电路设计就是该电路的
VerilogHDL
模型。
中国人民说我帅
·
2020-07-05 08:15
Verilog
基于FPGA的CORDIC算法实现——Verilog版
目前，学习与开发FPGA的程序员们大多使用的是
VerilogHDL
语言（以下简称为Verilog），关于Verilog的诸多优点一休哥就不多介绍了，在此，我们将重点放在Verilog的运算操作上。
善良的一休君
·
2020-07-05 07:43
FPGA
信号处理
quartus ii 使用modelsim altera进行仿真
starttestbenchtemplatewriter然后就会在modlsim的文件中生成一个.vt的文件然后打开这个文件接下来就是再initial和always里面添加信号保存,再点击首先看仿真软件是不是modelsin-altera,再看语言是不是
veriloghdl
浮若于心
·
2020-07-05 07:28
fpga
FPGA
Verilog的基础知识
Verilog的基本介绍:硬件描述语言发展至今已有二十多年历史，当今业界的标准中（IEEE标准）主要有VHDL和
VerilogHDL
这两种硬件描述语言。
浮若于心
·
2020-07-05 07:57
fpga
Verilog HDL基本知识介绍分享（1）——Verilog 简介
近期准备抽空准备做一个
VerilogHDL
的简单分享，以供初学者了解学习，技术认知有限，有错误处欢迎大家指出来一起交流。
Surferqing_
·
2020-07-05 06:07
FPGA
[转]Verilog-2001
1.Verilog-2001的由来
VerilogHDL
虽然得到了广泛应用，但是人们在应用过程中也发现了Verilog的不少缺陷。
qp314
·
2020-07-05 02:44
Verilog/FPGA
实现FPGA Verilog HDL与NIOS II的通信数据交换——利用AVALON总线
平时用FPGA基本都是全程用
VerilogHDL
编程，当遇到液晶的时候，发现Verilog的还不如C语言来的方便，但是用NIOS来编写的时候，实现NIOS与Verilog的通信又是一个问题，今天用了两种方法实现
钱海峰
·
2020-07-05 02:09
FPGA
从Verilog到VHDL
Postedby:shinemoonFiledunder:技术从学校里开始,我所接触的就一直是
VerilogHDL
而非更老牌的VHDL,而且后续接触的项目中也多半是Verilog的用户，坦白的讲，Verilog
ChipArtist
·
2020-07-05 02:17
《计算机原理与设计：Verilog HDL版》笔记
-->虚拟存储单周期-->多周期-->流水线-->+FPU-->+Cache多线程-->多核-->网络基础第1章计算机基础知识及性能评价1.2计算机的基本结构1.3如何提高计算机的性能第2章逻辑电路及
VerilogHDL
niceshotgoodball
·
2020-07-05 01:22
1_设计/common
block
&
arithmetic
VerilogHDL
（1）
VerilogHDL
功能总述是一种行为描述和结构描述语言，是对实际电路不同级别的抽象。系统级：实现设计模块外部性能。算法级：实现设计算法。
不忘初心ability
·
2020-07-04 23:40
HDL
FPGA设计流程
HDL设计方式是现今设计大规模数字集成电路的良好形式，除IEEE标准中VHDL与
VerilogHDL
两种形式外，尚有各自FPGA厂家推出的专用语言，如Quartus下的AHDL。
kobesdu
·
2020-07-04 20:44
Verilog中的函数
Verilog中的函数
VerilogHDL
与大多数可编程语言一样，将使用率很高的代码，按照软件工程的思想，写成函数，这样，该函数可以被多次调用。
king_lin_fly
·
2020-07-04 20:16
Verilog
Verilog学习笔记（01）
文章目录1.1什么是
VerilogHDL
？
高山流水123a s d
·
2020-07-04 17:46
硬件描述语言Verilog
[Verilog]Verilog中的位拼接运算符{ }
一、Verilog中的位拼接运算符虽然
VerilogHDL
和C语言长得很像，但是在学习Verilog的过程中还是遇到了一些和C完全不同的语法，比如拼接运算符{}。注意：这个{}的
gsithxy
·
2020-07-04 16:42
SystemVerilog
经验分享
Verilog HDL语言的用户自定义元件
VerilogHDL
语言提供了一种扩展基元的方法，允许用户自己定义元件（UserDefinedPrimitives，UDP）。
formerman
·
2020-07-04 15:45
FPGA/CPLD
语言
primitive
output
input
table
扩展
FPGA学习笔记（二）——FPGA学习路线及开发流程
】#########一、FPGA学习路线工具使用->语法学习->逻辑设计->IP使用->接口设计->时序分析->片上系统1、工具使用Altera：QuartusIIXlinx：Vivado2、语法学习
VerilogHDL
dongchao6589
·
2020-07-04 14:36
上一页
8
9
10
11
12
13
14
15
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他