E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VerilogHDL
Verilog基本语法和vivado
目录Vivad下载安装使用教程
VerilogHDL
什么是VerilogHDLverilog模块的定义编写verilog代码词法（可用单词）语法（单词如何组织成有意义的语句）基本结构各个语句(注意末尾加;
LzAm_z
·
2020-08-08 20:29
数电
FPGA学习笔记(二)——Verilog HDL语法基础
FPGA学习笔记(二)————
VerilogHDL
语法基础文章目录FPGA学习笔记(二)————**Verilog**HDL语法基础1.
VerilogHDL
模块的基本概念2.模块(block)的组成3.
DID 迪
·
2020-08-08 20:01
FPGA
Verlog HDL学习笔记2——Verilog HDL的基本语法
参考资料：Verilog数字系统设计与FPGA应用词法规定：关键字标识符格式常量及其表示：
VerilogHDL
用4种基本的值来表示逻辑电路的逻辑状态0：逻辑0或“假”1：逻辑1或“真”x：未知状态z：高阻常量
lhbat
·
2020-08-08 19:12
Verilog
HDL程序设计
verilog入门经验（一） always块使用
（详细解释见
VerilogHDL
与数字电路设计P38）所以注意，在产生一个信号时，所有产生该信号的条件都应放在一个always块内考虑。
Phenixyf
·
2020-08-08 18:53
FPGA
Verilog HDL简明教程
VerilogHDL
是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。
kiss0kill
·
2020-08-08 17:10
FPGA学习笔记3-verilog HDL
VerilogHDL
基础不是软件编程语言，是一种可以硬件仿真的硬件描述语言常用术语HDL-HardwareDescriptionLanguageRTL-RegisterTransferLevel行为建模
iteye_7884
·
2020-08-08 16:50
Verilog HDL（八）：变量类型（reg和wire）
VerilogHDL
语法虽然有很多，但是真正常用的却屈指可数，我们只需要掌握了常用的语法，就可以用
VerilogHDL
语言去描述逻辑电路。
兜-兜
·
2020-08-08 15:17
Verilog
HDL
让UltraEdit_17.30.0支持Verilog HDL
【问题描述】如何让UltraEdit_17.30.0支持
VerilogHDL
语法着色显示？
di0808
·
2020-08-08 15:46
Verilog语法--运算符
VerilogHDL
的语言的运算符的范围很广，按照其功能大概可以分为以下几类:(1)算术运算符+，-，*，/，%优先顺序！~*/%+->>===!=====!===&^^~|&&||？
a15022335636
·
2020-08-08 13:01
《Verilog HDL高级数字设计》学习笔记(Chapter 1)
《
VerilogHDL
高级数字设计》学习笔记第一章数字设计方法学概论1.设计方法简介2.工艺选择第一章数字设计方法学概论 主要介绍数字ic设计流程。
-玄尘-
·
2020-08-08 13:23
学习笔记
FPGA学习Verilog第四天
第九章
VerilogHDL
模型的不同抽象级别Verilog模型可以是实际电路中不同级别的抽象。所谓不同的抽象级别，实际上是指同一个物理电路，可以在不同的层次上用Verilog语言来描述它。
潜在学习
·
2020-08-08 12:11
学生
FPGA学习
FPGA学习Verilog第三天
第五章条件语句、循环语句、块语句与生成语句Verilog中部分语句与C相似，但也有些与C不同，如块语句、生成语句、csesx和casez等，即使将新概念与硬件结构联系起来、#5.1条件语句（if_else语句）
VerilogHDL
潜在学习
·
2020-08-08 12:11
学生
FPGA学习
FPGA学习笔记1：Verilog HDL的整体结构
VerilogHDL
程序是由模块构成的。模块可以进行嵌套，从而将大型数字电路分割成不同小模块的设计。如果每个模块都可综合，则可以通过综合工具转化为逻辑单元描述，最后整合成一个很大的逻辑系统。
你们EE出了个傻子
·
2020-08-08 12:02
Verilog
FPGA学习笔记(三)——Verilog HDL基本语句
FPGA学习笔记(三)————
VerilogHDL
基本语句文章目录FPGA学习笔记(三)————
VerilogHDL
基本语句1.过程语句initial语句always语句2.块语句begin--end串行块
DID 迪
·
2020-08-08 11:02
FPGA
Verlog HDL学习笔记1——Verilog HDL的基本单元模块
个人博客：https://www.lhbat.com参考资料：Verilog数字系统设计与FPGA应用
VerilogHDL
系统的设计步骤：1.把系统划分成模块2.规划各模块的接口3.对模块的编程并连接各模块的系统设计
lhbat
·
2020-08-08 11:25
Verilog
HDL程序设计
verilog程序，ISE 10.1环境下，综合出错“ this signal is connected to multiple drivers.”
ISE调试手记，问题总结与解决（2）：背景：Xilinx公司的FPGA，ISE10.1开发环境，
verilogHDL
语言问题描述：检查语法没有错误，用modelsim仿真也可以，但综合时出错，错误如下：
zhenzhen90
·
2020-08-07 22:39
FPGA
使用Verilog实现FPGA偶数/奇数分频电路设计并使用modelsim仿真
一、设计要求编写
VerilogHDL
程序，实现如下功能：输入时钟信号和复位/信号，实现4分频/5分频，占空比为1:1.二、设计思路1.偶数分频假设为N分频，计数到N/2-1时，时钟翻转、计数清零，如此循环就可以得到
weixin_34268843
·
2020-08-07 20:02
【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验二十六：VGA模块
此刻，澎湃之情不容怠慢，请怒笔者不再回忆往事，失忆者请复习《
VerilogHDL
那些事儿》，笔者虽然也想
weixin_34233679
·
2020-08-07 20:21
verilog学习笔记（1）基础概念
一、Verilog模型的基本概念用Verilog描述的电路设计就是该电路的
VerilogHDL
模型，也称为模块。
真正的大咸鱼
·
2020-08-07 17:34
Verilog基本语法概念
FPGA学习笔记——VGA
正文参考《
VerilogHDL
那些事儿建模篇》而作。VGA分为VGA硬件接口和VGA协议。VGA硬件接口没什么。下面先介绍VGA协议。
奇点点点点
·
2020-08-07 17:38
fpga
FPGA学习笔记——计数器IP核
四：在左面找到Arithmetic,打开它，找到LPM_COUNTER；右边语言选择
verilogHDL
，选择语言下面是选择要输出的文件名字，可以在自己设定的路径下新建一个扩展名为.v的文件，然后选择它为要输出的文件
奇点点点点
·
2020-08-07 17:38
fpga
FPGA学习笔记---时序逻辑与组合逻辑分析比较
在学习FPGA使用
VerilogHDL
语言编程时，开始遇到时序逻辑和组合逻辑时概念一看就明白，但是实际使用时还是不清楚到底要用哪个。现在用就一个例子来体会一下这两者的区别。
qq_511386807
·
2020-08-07 16:29
FPGA学习笔记
FPGA学习第二课 实现3-8译码器
FPGA学习笔记—第二课本篇将给出完整的工程创建过程，另外给出所有的代码，其中包含必要的注释，可以用于学习
VerilogHDL
语法。
ANTennaaa
·
2020-08-07 15:09
#
FPGA
FPGA入门到实战-学习笔记
ref：腾讯教育FPGA入门到实战-录播课-上海V3学院https://ke.qq.com/course/66019老师：尤恺元第1课掌握
VerilogHDL
的高级编码知识授课日期：老师以DQ触发器实例
libinglibo
·
2020-08-07 15:32
Testbench（激励）文件的编写：
编写testbench文件的主要目的是为了对使用硬件描述语言（
VerilogHDL
或者VHDL）设计的电路进行仿真验证，测试设计电路的功能、部分性能是否与预期的目标相符。
Paul_Yu_Zhang
·
2020-08-07 11:00
FPGA
循环语句(Verilog HDL)
循环语句
VerilogHDL
中提供了4种循环语句，可用于控制语句的执行次数，分别为：Øfor循环：执行给定的循环次数；Øwhile循环：执行语句直到某个条件不满足；Ørepeat循环：连续执行语句N次；
Ding_ding_fly
·
2020-08-07 11:57
FPGA
verilog奇数分频器的问题讲解（7分频为例）
先不多哔哔，直接上代码（
verilogHDL
），代码的后面讲原理modulefenpin3(clk,clk7,rst);inputclk,rst;//设置rst的目的是当rst=1的时候给cnt0和cnt1
@韩跑跑
·
2020-08-07 10:57
I2C通信之稳定性问题探讨
所以，首先根据I2C协议要求，用
VerilogHDL
编写了一个I2CSLAVE模块和testbench模块，然后在ModelSimSimulation中进
millyzb
·
2020-08-07 10:01
技术类
FPGA学习笔记（一）——初识FPGA
######【该随笔中部分内容转载自小梅哥】#########FPGA（Field-ProgrammableGateArray，现场可编程门阵列），正如其名，FPGA内部有大量的可编程逻辑功能块，使用
verilogHDL
dongchao6589
·
2020-08-07 10:37
如何用Verilog HDL设计显示译码器
VerilogHDL
设计显示译码器逻辑原理：7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16
susugreen_
·
2020-08-06 10:17
条件编译命令 `ifdef、`else、`endif 的用法
昨天晚上看了一段代码，其中出现了`ifdef、`else、`endif，一时想不起来这几个关键字的用法的含义，所以今天来实验室就先查了一下，具体用法如下：一般情况下，
VerilogHDL
源程序中所有的行都参加编译
diaoguo3370
·
2020-08-05 13:48
硬件编程语言和编程器件
VerilogHDL
与VHDL区别【1】：VHDL——VHSIC(VeryHighSpeedIntegratedCircuit)HDL，由美国DOD支持开发的HDL，1987年成为IEEE1076-1987
syzheng500
·
2020-08-04 18:55
硬件编程
FPGA数字信号处理（七）级联型IIR滤波器Verilog设计
该篇是FPGA数字信号处理的第七篇，上一篇介绍了直接型IIR滤波器的原理，详细介绍使用
VerilogHDL
设计直接型IIR滤波器的方法。本文会介绍如何用
VerilogHDL
设计级联型IIR滤波器。
FPGADesigner
·
2020-08-04 12:46
FPGA
数字信号处理
verilog之用户定义原语UDP详细解释
这样就可以与调用
verilogHDL
基本逻辑元件的方法来调用原语库中相应的元件模块，并进行仿真。由于UDP是由查找表的方法来确定其输出的，用仿真器进行仿真
亦可西
·
2020-08-04 08:09
笔记
verilog
基础知识
quartus Ⅱ 12.1 使用教程（1） 怎样调用PLL 核
step1这里我新建一个名为PLL的工程如下所示，准备调用一个PLL核step2点击菜单栏上的TOOls下拉菜单中的魔法棒step3在弹出的对话框中点击Nextstep4这里我们选择输出文件类型选择为
VerilogHDL
虚无缥缈vs威武
·
2020-08-04 01:30
quartus
Ⅱ
Verilog HDL 有限状态机的设计
VerilogHDL
有限状态机的设计【转自教科书】有限状态机根据输出逻辑的不同可以分为Mealy状态机和Moore状态机，两者设计方法基本一致，唯一不同的是输出结果是否取决于输入信号。
北方爷们
·
2020-08-04 00:22
FPGA实验
Verilog-AMS & VHDL-AMS
Verilog-AMS硬件描述语言是符合IEEE1364标准的
VerilogHDL
的1个子集。它覆盖了由OVI组织建议的
VerilogHDL
的定义和语义，目的是让数模
qinxi
·
2020-08-03 20:24
CMOS
tech
SOPC
Modelsim的demo入门教程
按键仿真模型很容就可以做开始学习
VERIlOGHDL
的朋友是不是很乏味，因为不知道课文中的代码是否正常工作，实际工作会是怎么样子的。今天给大家讲解的是一个Modelsim
bairean2536
·
2020-08-03 15:05
Verilog状态机的编写学习
bbs.ednchina.com/BLOG_ARTICLE_53109.HTM时序电路的状态是一个状态变量集合，这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息状态机采用
VerilogHDL
alexstone2014
·
2020-08-03 14:28
基于Verilog的有限状态机的编写
基于Verilog的有限状态机的编写基于Verilog的有限状态机的编写摘要状态机的思想状态机基本要素及分类状态机的基本描述方式状态转移图状态转移列表HDL语言描述状态机状态机的
VerilogHDL
描述章法一段式状态机
sdyang.chd
·
2020-08-03 12:19
FPGA
Verilog中的UDP
概述
VerilogHDL
语言提供了一种扩展基元的方法，允许用户自己定义元件（UserDefinedPrimitives，UDP）。
weixin_30505043
·
2020-08-03 11:01
基于FPGA的数字电路实验（一）：实验准备及示例项目
基于FPGA，开发语言是
VerilogHDL
，开发平台是ISEDesignSuite，调试工具使用的是DigilentAdept。
SuperBeauty
·
2020-08-02 17:13
数字电路
FPGA学习笔记第一篇verilog HDL
verilogHDL
基础模型结构modulemodule_name（port_list）;端口声明；数据类型声明；电路功能；时序规范；endmodule;verilog注意1.case敏感。（？）
蚂蚁起点
·
2020-07-30 16:55
verilog
基于FPGA 的8b10b编解码电路前端电路设计
采用
VerilogHDL
描述语言进行电路的设计、使用modelsim10.2a进行功能仿真、在通过QuartusII13.1进行FPGA逻
秋叶夏风
·
2020-07-30 16:02
FPGA学习笔记02——Verilog HDL基础知识
p=21王建飞《你好FPGA一本可以听的书》蔡觉平《
VerilogHDL
数字集成电路设计原理与应用》正点原子《开拓者FPGA开发指南》硬件描述语言（HDL）及其发展发展过程国际标准语言要素1、空白符：空格符
ngany
·
2020-07-30 16:44
FPGA学习笔记
明德扬点拨FPGA高手进阶 第一章 软件介绍及安装
1.QuartusII1.1QuartusII介绍QuartusII是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、
VerilogHDL
以及AHDL（AlteraHardware支持
gjlkgln4534
·
2020-07-30 15:57
看思维导图：一文带你学Verilog HDL语言
最为流行的硬件描述语言有两种
VerilogHDL
/VHDL，均为IEEE标准。
VerilogHDL
具有C语言基础就很容易上手，而VHDL语言则需要Ada编程基础。另外Verilog
嵌入式资讯精选
·
2020-07-30 13:10
XLINUX-FPGA开发-语法篇-Verilog HDL-Verilog HDL基础知识
大家好，我是Xiaojie，桂林电子科技大学计算机在读硕士研究生，这篇内容主要是给大家分享：XLINUX-FPGA开发-语法篇-
VerilogHDL
-
VerilogHDL
基础知识，接下来进入正题文章目录
XXXXiaojie
·
2020-07-30 13:58
XILINX-FPGA开发
XLINUX-FPGA开发-语法篇-Verilog HDL-Verilog HDL程序设计语句和描述方式
大家好，我是Xiaojie，桂林电子科技大学计算机在读硕士研究生，这篇内容主要是给大家分享：XLINUX-FPGA开发-语法篇-
VerilogHDL
-
VerilogHDL
程序设计语句和描述方式，接下来进入正题文章目录数据流建模行为级建模结构化建模数据流建模连续赋值语句连续赋值的目标类型主要是标量线网和向量线网两种
XXXXiaojie
·
2020-07-30 13:58
XILINX-FPGA开发
Verilog
FPGA
XILINX
VHDL
基于FPGA的数字计数器
1.先new一个名为led_count1的
VerilogHDL
CHu_anZi
·
2020-07-30 04:34
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他