E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VerilogHDL
【FPGA】FPGA中的缓冲与驱动那些事
目录转载说明原文精彩片段缓冲：驱动：转载说明为解决问题而学习才是由效率的，今天重新看了以前的那个项目的
VerilogHDL
程序，到现在我还没有弄明白细节，只有慢慢蚕食。
李锐博恩
·
2020-09-13 11:56
Verilog/FPGA
实用总结区
FPGA/Verilog技术基础与工程应用实例（李勇等）——3.Verilog HDL设计进阶
VerilogHDL
设计的不同描述方式：门级描述、行为级描述、数据流描述数据流描述通过使用assign语句进行连续型赋值运算。主要针对于wire型变量。
T_J_S
·
2020-09-13 04:12
FPGA
【 Verilog 】always@（）的敏感源中为什么不能双边沿触发？为什么不能双时钟触发？
最近用
VerilogHDL
设计了一个小电路，一个3分频的电路，用的是我刚接触FPGA时，别人告诉我的思路，没想到今天才发现有大问题？
李锐博恩
·
2020-09-13 04:03
#
《Verilog数字系统设计教程》（第4版）第1章思考题及答案
符合IEEE标准的硬件描述语言是
VerilogHDL
和VHDL两种。它们的共
Grady-Wang
·
2020-09-11 11:04
Verilog
verilog状态机
状态机采用
VerilogHDL
语言编码，建议分为三个always段完成。这是为什么呢？设计FSM的方法和技巧多种多样，但是总结起来有两大类：第一种，将状态转移和状态的
wobrm_zxm
·
2020-09-10 21:06
verilog
基于FPGA的数字视频信号处理器设计（中）
《冈萨雷斯数字图像处理MATLAB版》中文版(第二版)电子版荐读：FPGA设计经验之图像处理基于FPGA的实时图像边缘检测系统设计（下）FPGA设计中
VerilogHDL
实现基本的图像滤
FPGA技术江湖
·
2020-09-10 16:51
FPGA项目开发经验分享
基于FPGA的数字视频信号处理器设计（下）
《冈萨雷斯数字图像处理MATLAB版》中文版(第二版)电子版荐读：FPGA设计经验之图像处理基于FPGA的实时图像边缘检测系统设计（下）FPGA设计中
VerilogHDL
实现基本的图像滤波处理仿真导读图像
FPGA技术江湖
·
2020-09-10 16:51
FPGA项目开发经验分享
基于FPGA的数字视频信号处理器设计（上）
《冈萨雷斯数字图像处理MATLAB版》中文版(第二版)电子版荐读：FPGA设计经验之图像处理基于FPGA的实时图像边缘检测系统设计（下）FPGA设计中
VerilogHDL
实现基本的图像滤
FPGA技术江湖
·
2020-09-10 16:50
FPGA项目开发经验分享
Verilog HDL 语法学习笔记
今天给大侠带来
VerilogHDL
语法学习笔记，话不多说，上货。关于详细的VHDL语法以及
VerilogHDL
语法可参见往期文章。
FPGA技术江湖
·
2020-09-10 16:19
FPGA学习系列
fpga
verilog
HDL语法
Arduino,FPGA,51单片机，STM32，MSP430使用区别
LED电路连接图如下：1，arduino点亮LED使用arduinoIDE程软件进行编程，代码如下：（默认）2，FPGA点亮LED代码（使用50Mhz晶振，
VerilogHDL
语言）3，51单片机编写LED
liuxianfei0810
·
2020-09-10 14:25
arduino
单片机类
FPGA
Verilog HDL语法-任务和函数
VerilogHDL
语法-任务和函数任务任务的定义任务的调用函数函数的定义函数的调用任务与函数的区别
VerilogHDL
中通过task和function关键字来声明任务和函数。
jaw_jin
·
2020-08-25 23:34
Verilog
HDL
verilog
cordic算法详解
转载自小一休哥的文章：http://blog.csdn.net/qq_39210023/article/details/77456031目前，学习与开发FPGA的程序员们大多使用的是
VerilogHDL
大写的ZDQ
·
2020-08-25 08:51
FPGA
verilog
算法
fpga
Synopsys工具介绍转载
Synopsys工具介绍转载VCS是编译型Verilog模拟器，它完全支持OVI标准的
VerilogHDL
语言、PLI和SDF。
罐头说
·
2020-08-24 19:20
【 Verilog HDL 】基本运算逻辑的Verilog HDL 模型
加法器用
VerilogHDL
来描述加法器是相当容易的，只需要把运算表达式写出就可以了，见下例。
李锐博恩
·
2020-08-24 13:14
Verilog/FPGA
实用总结区
Quartus II modelsim使用与testbench编写
下面是如何使用modelsim进行时序仿真的步骤：建立工程led0_module.qpf，输入让led灯翻转的
VerilogHDL
。源代码和后面要使用到的testbench在下面链接中。
Marvin_wu
·
2020-08-23 08:01
关于Verilog HDL的一些技巧、易错、易忘点（不定期更新）
本文记录一些关于
VerilogHDL
的一些技巧、易错、易忘点等（主要是语法上），一方面是方便自己忘记语法时进行查阅翻看，另一方面是分享给大家，如果有错的话，希望大家能够评论指出。
weixin_33736832
·
2020-08-23 07:47
【连载】 FPGA Verilog HDL 系列实例--------8-3优先编码器
VerilogHDL
之8-3优先编码器原理：在数字系统中，常常会有几个部件同时发出服务请求的可能，而在同一时刻只能给其中一个部件发出允许操作信号。
weixin_30346033
·
2020-08-23 07:54
【连载】 FPGA Verilog HDL 系列实例--------4位二进制加减法计数器
【连载】FPGAVerilogHDL系列实例
VerilogHDL
之4位二进制加减法计数器一、原理计数器是数字系统中用的较多的基本逻辑器件。它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时等功能。
weixin_30257433
·
2020-08-23 07:18
【FPGA学习笔记】串口发送与接收模块设计
（草稿，未完成）一、串口通信基础1、RS232通信接口标准2、UART关键参数及时序图3、二、RS232通信电路设计1、三、
VerilogHDL
实现2、
Markov.然
·
2020-08-23 07:37
嵌入式硬件
verilog 层次调用
VerilogHDL
:CreatingaHierarchicalDesignThisexampledescribeshowtocreateahierarchicaldesignusingVerilogHDL.Thefiletop_ver.visthetoplevel
JackyTode
·
2020-08-23 04:33
FPGA
Verilog专题（五）细说for与generate-for
VerilogHDL
是一种硬件描述语言，如果期望在代码中实现，则需要EDA工具将其翻译成基本的门逻辑，而在硬件电路中并没有循环电路的原型，因此在使用循环语句时要十分小心，必须时刻注意其可综合性。
Andy_ICer
·
2020-08-23 04:59
HDLBits_Verilog
FPGA学习
（一）
VerilogHDL
语法一、模块1、定义：一个电路模块/一种逻辑功能；2、命名规则：只能是字母，数字，"$"，或者’_’，且开头必须是字母或者”_”。
weixin_33736832
·
2020-08-22 23:04
FPGA学习笔记01——简单介绍与软件安装
p=21王建飞《你好FPGA一本可以听的书》蔡觉平《
VerilogHDL
数字集成电路设计原理与应用》正点原子《开拓者FPGA开发指南》FPGA发展专用集成电路ASIC（Application-SpecifticIntegratedCircuit
ngany
·
2020-08-22 22:52
FPGA学习笔记
ASIC开发设计流程
ASIC开发设计流程1.使用语言：VHDL/
verilogHDL
2.各阶段典型软件介绍：a)输入工具：SummitSummit公司b)仿真工具：VCS,VSSSynopsys公司c)综合器：DesignCompile
hemmingway
·
2020-08-22 21:09
ASIC
Verilog HDL基础之：条件语句
VerilogHDL
语言提供了3种形式的if语句。（1）无分支。语法形式：if（表达式）语句;例如：if（a>b）out1=int1;//若a大于b，将int1赋予out1（2）单级分支。
长弓的坚持
·
2020-08-22 20:13
每日一题-5.12-VHDL
12.下列不是
VerilogHDL
的关键字（C）A.beginB.endC.alwaysD.forVHDL里没有always,如果要表示时序，会用进程语句process(clk)
mu_guang_
·
2020-08-22 10:53
SOC设计及Verilog学习笔记二
第二章
VerilogHDL
:描述层次：门级，RTL级（C=a&b）,行为级注释：///**/大小写敏感宏定义define数值：1、0、x（b不定）、z(高阻)模块例化--函数调用（多例化多调用）并行执行
迷失的二向箔
·
2020-08-22 10:42
数字IC设计
异步FIFO（二）——手撕代码
承接上一篇，FIFO的基础理论，理论基础参考《
VerilogHDL
高级数字设计》，Clifford的论文SimulationandSynthesisTechniquesforAsynchronousFIFODesign
爱哭不秃头
·
2020-08-21 20:33
数字电路设计
Verilog
HDL
Verilog - 笔试题（1）
（D）(A)if-else(B)case(C)casez(D)repeat3、
VerilogHDL
语言进行电路设计方法有哪几种？
Papa Pig
·
2020-08-21 11:53
数字IC笔试面试
verilog
数字电子钟设计制作——数字逻辑课程设计 Verilog HDL CPLD
进一步掌握数字电子技术的理论知识，培养工程设计能力和综合分析问题、解决问题的能力；2.基本掌握常用电子电路的一般设计方法，提高电子电路的设计和实验能力；3.掌握复杂可编程逻辑器件CPLD的原理及使用方法；4.掌握
VerilogHDL
diefun
·
2020-08-20 23:01
数字逻辑
数字逻辑
verilog
cpld
数字时钟
UART分析与设计
文章基于
VerilogHDL
语言，结合有限状态机的设计方法来实现UART，将其核心功能集成到FPGA上，使整体设计紧凑、小巧，实现的UART功能稳定、可靠，为RS—232接口提供了一种新的解决方案；同时
NTMR
·
2020-08-20 00:34
FPGA
quartus中测试文件的写法及用法_笔记
1.
VerilogHDL
设计不用而仿真时用的语法initialtask/functionfor/while/repeat/foreverinteger内部不能有三态0case/casexforce/wait
文艺工科狗
·
2020-08-19 23:14
FPGA
TestBench中的timescale 时间延迟与时间精度
在
VerilogHDL
模型中，所有时延都用单位时间表述。使用`timescale编译器指令将时间单位与实际时间相关联。该指令用于定义时延的单位和时延精度。
jinlxz
·
2020-08-19 10:29
Electronics
verilog中的timescale用法
timescale是
VerilogHDL
中的一种时间尺度预编译指令，它用来定义模块的仿真时的时间单位和时间精度。
nuomigege
·
2020-08-19 10:57
FPGA相关
`timescale
原文地址:http://www.dzsc.com/data/html/2007-4-30/28945.html在
VerilogHDL
模型中，所有时延都用单位时间表述。
willis
·
2020-08-19 07:03
FPGA
单指令周期CPU-----逻辑、移位操作和空指令
代码在Github上之前实现了单指令周期的ori，已经实现了
VerilogHDL
语言设计的CPU系统框架和数据流，接下来的逻辑、移位操作和空指令，只是在实现的流程上增添指令之前实现ori指令(数据流程和系统结构
Zach_z
·
2020-08-19 06:09
Verilog
有限状态机设计实例之空调控制器（Verilog HDL语言描述）（仿真与综合）（附用Edraw（亿图）画状态转移图）
目录前言空调控制器简介状态转移图如下：
VerilogHDL
语言描述测试文件仿真图ISE综合RTLSchematicTechnologySchematic前言关于工具的使用，这两天我比较重视，因为我想找到一些替代手工的工具来帮助画图
李锐博恩
·
2020-08-18 19:33
Verilog/FPGA
实用总结区
Synopsys工具介绍
VCSVCS是编译型Verilog模拟器，它完全支持OVI标准的
VerilogHDL
语言、PLI和SDF。
feixiaku
·
2020-08-17 12:47
FPGA
【第一季】CH04_FPGA设计Verilog基础（一）Enter a post title
【第一季】CH04_FPGA设计Verilog基础（一）4.1
VerilogHDL
代码规范u项目构架设计项目的构架用于团队的沟通，以及项目设计的全局把控u接口时序设计规范模块和模块之间的通过模块的接口实现关联
weixin_30664051
·
2020-08-17 03:08
iic协议以及个人总结的设计流程
目录I2C设计流程简介特性功能描述设计模块描述常见的I2C操作顺序
VerilogHDL
仿真与验证结构图总结I2C设计流程简介I2C(Inter-IC)总线是一种简单、低带宽、短距离的协议。
贾多宝
·
2020-08-16 22:42
Verilog
项目练习
IIC协议
VerilogHDL
代码
////ModuleName:IIC_CORE模块AT24C256,SCL为高电平期间锁存数据，所以主器件输出到ATC（写）时，要在SCL为低电平的//时候给SDA赋值，而从EEPROM读数据时，只要在SCL为高电平时读好了。////-----------------------------------------------------------------------------------
XY_Chang
·
2020-08-16 22:01
通信协议
[文档]. 艾米电子 - 参数与常量，Verilog
对读者的假设已经掌握：可编程逻辑基础
VerilogHDL
基础使用Verilog设计的QuartusII入门指南使用Verilog设计的ModelSIm入门指南内容1常量HDL代码经常在表达式和数组的边界使用常量
weixin_34377919
·
2020-08-16 21:02
VerilogHDL
常用的仿真知识
在描述完电路之后，我们需要进行对代码进行验证，主要是进行功能验证。现在验证大多是基于UVM平台写的systemverilog，然而我并不会sv，不过我会使用verilog进行简单的验证，其实也就是所谓的仿真。这里就来记录一下一些验证的基础吧。一、验证基础与仿真原理①综合中的语法，都适用于仿真，在仿真中，Verilog语句是串行的，其面向硬件的并行特性则是通过其语义（语言含义）来实现的，因此并不会丢
weixin_34377919
·
2020-08-16 21:02
FPGA进阶教程四--有限状态机的Verilog实现（已完结）
二.工具1.DigilentAnvyl开发板2.安装ISEDesignSuite软件的PC机一台3.USB数据线一根三.简单上手实验1.用
VerilogHDL
设计并实现一个10101串行序列检查器（可重叠
立志成为摄影师的健身虾
·
2020-08-16 21:14
计算机大类
Basys3 FPGA 3-8译码器开发及应用
实验33-8译码器开发及应用实验目的：1学习
VerilogHDL
基本语法2巩固Vivado2014.2环境下的
VerilogHDL
编程设计的基础。
路小小卡
·
2020-08-16 19:57
心得体会
关于Verilog的可综合性
虽然不同的综合工具对
VerilogHDL
语法结构的支持不尽相同，但
VerilogHDL
中某些典型的结构是很明确地被所有
lcyapi
·
2020-08-16 19:09
实验一、Verilog 与 ModelSim 基础
实验一、Verilog与ModelSim基础一、实验目的:熟悉并掌握
VerilogHDL
与ModelSim的使用二、实验环境:ModelSim三、实验内容:学习使用Verilog完成4选1多路选择器的设计和实现
大吉大利，今晚AC
·
2020-08-16 19:35
【 FPGA 】抢占式优先级译码器电路
今天看用选择器实现总线设计的程序中（【FPGA】总线实现形式之选择器），选择器控制信号部分用到了抢占式优先级译码器，这里单独把这个抢先式优先级译码器抽出来讲讲看：高位优先，下面是
VerilogHDL
代码
李锐博恩
·
2020-08-16 18:33
Verilog/FPGA
实用总结区
【Verilog HDL】设计硬件电路时，如何避免生成锁存器？
这个问题很简单，前面的很多博文也多多少少提到了这个问题，（如：
VerilogHDL
使用规范（一）），今天就系统地理一遍。
李锐博恩
·
2020-08-16 18:33
Verilog/FPGA
实用总结区
在FPGA中使用Verilog实现I2C通信
马虎不得的，特别是起始和停止的条件，起始必须要时钟线SCL为高电平时数据线SDA拉低；而停止时必须要时钟线SCL为高电平时数据线SDA拉高；中间的数据的每一位传送都是必须要求在时钟线SCL为高定平时完成；
VerilogHDL
xazzh
·
2020-08-16 18:22
FPGA
Verilog
数字集成电路设计
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他