E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习之路
FPGA
42 ，时序约束深度解析与实战应用指南（
FPGA
时序约束 ）
目录前言一、时序约束的基本概念1.1时序约束介绍1.2时序约束文件1.4时序路径分类1.5关键时序参数1.6时序分析方法二、时序约束的核心内容2.1时钟约束2.2输入输出延迟约束2.3时序例外约束2.4时钟不确定性约束三、时序约束的应用场景3.1高速数据采集系统3.2多时钟域设计3.3DDR存储器接口3.4高速串行接口四、时序约束的注意事项4.1约束文件的层次化管理4.2约束与设计的协同优化4.3
北城笑笑
·
2025-05-24 20:25
fpga开发
fpga
数字
FPGA
开发方向，该如何做好职业规划？
近年来，随着国产化浪潮和AI、边缘计算等新兴应用的兴起，
FPGA
行业热度持续上升，越来越多的工程师转向
FPGA
方向发展。我们也发现有不少同学对职业规划非常迷茫。
IC与FPGA设计
·
2025-05-24 06:16
FPGA
fpga开发
基于RFSOC47DR
FPGA
的基带信号处理板(RFSOC_V30)
1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；47DR的ADC采样率最高可达5GSPS、DA
VX15600254840
·
2025-05-24 06:15
fpga开发
基于RFSOC27DR/47DR
FPGA
的光纤基带信号处理板(RFSOC_V20)
1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率
VX15600254840
·
2025-05-24 06:14
fpga开发
硬件工程
使用modelsim进行Verilog仿真（包含testbench编写）
系列文章目录那啥书接上回
FPGA
verilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在
FPGA
verilog入门中说到使用quartusII
学术萌新
·
2025-05-24 06:14
fpga
verilog
fpga
基于 AMDXCVU47P HBM2
FPGA
的 2 路 100G 光纤 PCIe 高性能计算加速卡
基于AMDXCVU47PHBM2
FPGA
的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA
·
2025-05-24 06:11
fpga开发
XCVU47P
加速计算
PCIe
3.0
x16
Modelsim的入门使用和Verilog编写
Modelsim的简单工程创建和代码编写和编译仿真：【
FPGA
】Modelsim的使用方法_modelsim使用教程-CSDN博客Verilog语法和逻辑简单入门：Verilog语法-数字电路教程三态门符号和简称
aloneboyooo
·
2025-05-24 06:40
fpga开发
基于 ZU49DR
FPGA
的无线电射频数据采样转换开发平台核心板
无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760I
FPGA
、时钟、
FPGA_ADDA
·
2025-05-24 06:10
fpga开发
无线电射频
XCZU49DR
GPS+北斗
3、
FPGA
开发流程
开发流程如下：1、需求分析首先明确用户需求，确定需要实现的功能，需要多少资源、I/O口的使用量，接口电平和系统功耗等，在此基础上进行
FPGA
选型。
zj_xlink
·
2025-05-23 13:19
FPGA学习之路
fpga开发
【
FPGA
教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2025-05-23 10:52
★教程2:fpga入门100例
NCO
DDS
FPGA教程
它和
FPGA
有什么区别？这篇文章帮你快速了解ZYNQ!
它和
FPGA
有什么区别？这篇文章帮你快速了解ZYNQ什么是ZYNQ呢？
FPGA工程狮-阿水
·
2025-05-23 00:18
fpga开发
硬件架构
系统架构
fpga
ultrascale和arm区别_ZYNQ UltraScale+ MPSoc
FPGA
初学笔记
一、ZYNQUltraScale+MPSoc的EG系列Xilin的
FPGA
芯片主要分为两大类
FPGA
和SOC系列，
FPGA
产品就是我们以前比较熟悉的Spartan、Artix、Kintex
weixin_39531582
·
2025-05-22 16:06
xilinx各芯片产品选型引导手册product selection guide（
FPGA
中zynq UltraScale+ MPSOC的概念理解）
一些记不住的基本概念UltraScale：超大规模TRM:TechnicalReferenceManual技术参考手册因为要做这系列芯片的相关项目，但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番。终于搞懂了，之前一直分不清，以为zynq是PS+PL端的SOC总称，所以什
nature_forest
·
2025-05-22 16:05
FPGA
动态规划
机器学习
FPGA
降低功耗研究
FPGA
降低功耗研究首先要明白一点：我们的核心目标是在维持性能的前提下，通过工艺、架构、设计方法学和系统级策略的协同优化，降低动态功耗、静态功耗和短路功耗。
霖12
·
2025-05-22 16:04
fpga开发
学习
网络
知识图谱
神经网络
边缘计算
FPGA
设计需要学什么？
看到不少同学在网上提问
FPGA
数字设计如何入门，在学习过程中面临着各种各样的问题，比如书本知识艰涩难懂，有知识问题难解决，网络资源少，质量参差不齐。那么
FPGA
设计到底需要学什么呢？
IC与FPGA设计
·
2025-05-22 08:11
FPGA
fpga开发
Vivado程序固化到Flash
在上板调试
FPGA
时，通常使用JTAG接口下载程序到
FPGA
芯片中，
FPGA
本身是基于RAM工艺的器件，因此掉电后会丢失芯片内的程序，需要重新烧写程序。
白码王子小张
·
2025-05-22 06:55
Vivado工具使用
Xilinx
vivado
FPGA
vivado ROM ip核的使用
FPGA
中是有一定的存储资源,常见就是BRAM,本实验通过调用
明天冰雪封山
·
2025-05-22 05:22
fpga
ip核
fpga开发
小白入门
FPGA
设计，如何快速学习？
很多刚入门的小伙伴，初次听说
FPGA
（现场可编程门阵列），脑子里只有一个字：玄！什么“时序逻辑”“Verilog”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。
IC与FPGA设计
·
2025-05-21 15:47
FPGA
fpga开发
学习
paddle ocr本地化部署进行文字识别
2.核心特点全场景覆盖：支持云端、边缘端、移动端等多硬件环境，适配CPU、GPU、
FPGA
等多种芯片。易用性与高效性：提供简洁的AP
隐形喷火龙
·
2025-05-21 11:45
Python
paddle
ocr
电压型PWM整流器双闭环矢量控制参数整定
FPGA
电压型PWM整流器双闭环矢量控制参数整定
FPGA
电压型PWM整流器是现代大功率变频技术中广泛采用的一种控制方式。这种控制器通过将输入的交流电转换为直流电，在输出端实现可控的直流电压和电流控制。
CodeWG
·
2025-05-21 02:23
fpga开发
matlab
到底什么是ASIC和
FPGA
？
ASIC（ApplicationSpecificIntegratedCircuit，应用特定集成电路）和
FPGA
（FieldProgrammableGateArray，现场可编程门阵列）都是集成电路（IC
AI_Guru人工智能
·
2025-05-20 19:05
fpga开发
FPGA
串口_波特率计算
串口收发流程图：程序设定：解析：假设波特率是115200，那么一个数据位的时间长度就是1/115200秒，当时钟频率为50MHz时（一个时钟周期为20ns）,因此要达到一个数据位的时间长度则要（1/115200）s/20ns
芯眼
·
2025-05-20 19:35
FPGA
fpga开发
数据分析
fpga
软件工程
社交电子
FPGA
和ASIC有什么区别？
FPGA
（现场可编程门阵列）和ASIC（专用集成电路）是两种不同的集成电路技术，它们在设计、制造、成本、灵活性和应用领域上有着显著的区别：1.设计和制造过程：
FPGA
：
FPGA
由通用的逻辑单元组成，这些单元可以通过编程来配置以实现特定的功能
InnoLink_1024
·
2025-05-20 19:04
FPGA
嵌入式
fpga开发
【IC】
FPGA
和ASIC的区别
FPGA
（现场可编程门阵列）和ASIC（专用集成电路）是两种不同类型的集成电路，用于不同的应用场景。以下是它们的主要区别：1.可编程性
FPGA
：
FPGA
是可编程的。
守月满空山雪照窗
·
2025-05-20 19:34
IC
fpga开发
ASIC和
FPGA
，到底应该选择哪个？
ASIC和
FPGA
各有优缺点。ASIC针对特定需求，具有高性能、低功耗和低成本（在大规模量产时）；但设计周期长、成本高、风险大。
博览鸿蒙
·
2025-05-20 18:01
FPGA
fpga开发
FPGA
入门学习网站汇总【自学
FPGA
专用】
做点学术清华大学电子系主页FPL——
FPGA
学术会议官网2023
FPGA
论文集杨华中学术主页SAT编程githubPUF加密设计学习ISCAS89——基准电路下载网站基准电路说明文章：《基于路径延迟故障序列的硬件木马检测方法
cjjoe01
·
2025-05-20 16:23
fpga开发
学习
FPGA
学习资料汇总
FPGA
学习资料汇总【下载地址】
FPGA
学习资料汇总这是一个专注于
FPGA
学习的开源项目，汇集了丰富的学习资料，旨在帮助初学者快速掌握
FPGA
的核心知识与实践技能。
蒙跃旖
·
2025-05-20 16:50
Ubuntu 20.04 下使用 GNU Radio 3.8 + RFNoC 4.0 开发 USRP 片上
FPGA
资源
对于一些对性能有较高要求的应用，USRP的
FPGA
资源可以用于硬件加速，这就引出了RFNoC(RadioFrequencyNetworkonChip)，它是一个用于将USRP的
FPGA
功能集成到GNURadio
一只蜗牛儿
·
2025-05-19 14:56
ubuntu
gnu
fpga开发
UDP--DDR--SFP,
FPGA
实现之ddr axi读写驱动模块
ddraxi读写驱动模块实现介绍该模块主要功能为：接收数据读写op指令，将其转换为AXI4总线形式其逻辑较为简单，而关于AXI4的时序，建议读者使用vivado封装两个AXI4的ip核，一个主机，一个从机，进行学习，笔者在这里便不进行赘述，如果有读者想要了解，欢迎在评论区进行讨论，笔者后期可能会进行文章专栏讲解。其工作原理即是，检测到op指令有效，进行相应的读写操作，AXI4读写数据的流程是AXI
爱学习的张哥
·
2025-05-19 04:17
udp
fpga开发
ddr
AXI
网络协议
UDP--DDR--SFP,
FPGA
实现之内存读取控制模块
内存读取控制模块实现介绍由于该模块接口数量较多，为了详细说明模块实现，采用文字流程进行介绍该模块的工作时钟域为DDR时钟和SFP时钟，即读取数据为DDR时钟域下工作，输出读取到的数据在SFP时钟域下工作接收到数据完成指令后，开始进行从DDR中读数据操作根据文件的KB大小，确定突发次数（以突发100次为单位），读到的数据存储在BRAM中每次读取完100KB，进行一次光纤数据传输，即100KB大小的单
爱学习的张哥
·
2025-05-19 04:16
fpga开发
状态机
udp
ddr
sfp
FastAPI
学习之路
（一）上传文件
FastAPI
学习之路
（一）上传文件UploadFile的优势文件存储在内存，达到阈值后，将保存到磁盘中适用于图片、视频大文件…可以获取上传文件的元数据，如文件名、类型、创建时间…有文件对象的异步接口上传的文件是
weixin_44929001
·
2025-05-19 01:30
python
fastapi
学习
【教程4＞第7章＞第8节】基于
FPGA
的Viterbi维特比译码verilog实现——幸存路径存储单元
目录1.软件版本2.幸存路径存储单元模块
FPGA
实现概述3.幸存路径存储单元模块的
FPGA
实现4.总结欢迎订阅
FPGA
/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程
fpga和matlab
·
2025-05-18 20:56
#
第7章·通信—信道编译码
fpga开发
Viterbi
维特比译码
verilog
幸存路径存储单元
基于PXIE的Kintex UltraScale系列
FPGA
处理板卡
板卡采用Xilinx的高性能KintexUltraScale系列
FPGA
作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。
VX15600254840
·
2025-05-17 22:20
fpga开发
边缘计算模块
以下是其核心要点：1.核心组成硬件部分处理器：高性能微处理器（如ARMCortex系列）或
FPGA
，支持实时计算。通信模块：支持Wi-Fi、4G/5G、蓝牙等协议，确保低延迟数据传输。
伸头看云朵
·
2025-05-16 19:43
边缘计算
Libero Soc集成开发环境：
FPGA
开发新手的最佳选择
LiberoSoc集成开发环境：
FPGA
开发新手的最佳选择【下载地址】LiberoSoc集成开发环境使用教程LiberoSoc集成开发环境使用教程欢迎来到LiberoSoc集成开发环境的详细指南！
韦妮为
·
2025-05-16 15:10
Libero 11.9安装及免费license申请教程
Libero11.9下载Libero11.9及更早版本支持的
FPGA
系列：首先进入官网主页：Microsemi主页在下载Libero软件之前需要注册/登录成为Microsemi用户，注册流程比较简单，这里不再赘述
叫我电子dog
·
2025-05-16 15:40
fpga开发
【FMC216】基于 VITA57.1 的 2 路 TLK2711 发送、2 路 TLK2711 接收 FMC 子卡模块
该板卡支持2路TLK2711数据的收发，支持线速率1.6Gbps，经过TLK2711高速串行收发器，可以将1.6Gbps的高速串行数据解串为16位并行数据以及一路随路时钟，通过FMC连接器送入
FPGA
载板
北京青翼科技
·
2025-05-16 15:10
fpga开发
2023 ASIC
FPGA
IP RTL & License （Diamond / Libero SOC）
FPGA
系列：IntelAltera
FPGA
（Quartus）ADMXILINX
FPGA
（Vivado&ISE）Lattice
FPGA
（Diamond）Microchip（LiberoSOC）ASIC系列
Jerry_Wei_2020
·
2025-05-16 15:09
fpga开发
基于RK3588的GMSL、FPDLink 、VByone及MIPI等多种摄像模组，适用于车载、机器人&工业图像识别领域
拥有资深的图像算法和图像ISP专家团队，能够在软件驱动层开发、ISP算法、
FPGA
算法集成能力，以及适配不同的SOC平台的各种场景ISP图像调优上，为客户提供最优质成像产品及服务。
深圳信迈科技DSP+ARM+FPGA
·
2025-05-16 05:25
机器视觉摄像头
机器人
摄像模组
车载相机
Vivado中可新建的工程类型解析
以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（Verilog/VHDL）设计
FPGA
逻辑，覆盖完整开发流程。
漂洋过海的鱼儿
·
2025-05-16 03:42
Vivado
fpga开发
基于
FPGA
的车速检测系统仿真设计与实现
标题:基于
FPGA
的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于
FPGA
的车速检测系统仿真。随着汽车行业的快速发展，精确的车速检测对于车辆的安全性和性能评估至关重要。
赵谨言
·
2025-05-15 22:37
论文
经验分享
毕业设计
FPGA
面试笔试专题——跨时钟域处理
跨时钟域处理时需要考虑两个方面:方面1：不同位宽，处理方式不同位宽为1，可以采用寄存器打两拍的方式；位宽为多位时，需要采用异步FIFO、转换为格雷码、握手等；异步FIFO：通过异步读写，以及空满标志实现了跨时钟数据同步。转换为格雷码：利用相邻格雷码仅一位改变的特性，实现跨时钟域数据同步。握手：在具体实现中，假设req、ack、data总线在初始化时都处于无效状态，发送域先把数据放入总线，随后发送有
CLL_caicai
·
2025-05-15 21:01
#
数字IC
FPGA面试专题
C 语言学习感悟：编程世界的基石与挑战
在C语言的
学习之路
上，我仿佛踏入了一座神秘而充满挑战的编程城堡。从最初对代码的懵懂无知，到逐渐理解其逻辑与魅力，这一过程充满了艰辛与惊喜。C语言简洁而强大的语法犹如一把双刃剑。
ts1128
·
2025-05-15 18:39
c++
c语言
基于Kintex-7
FPGA
的FMC PCIE预处理侧插卡
板卡采用Xilinx的高性能Kintex7系列
FPGA
作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的64位DDR3SDRAM大容量缓存。
VX15600254840
·
2025-05-15 12:29
fpga开发
FPGA
：Xilinx Kintex 7实现DDR3 SDRAM读写
在XilinxKintex7系列
FPGA
上实现对DDR3SDRAM的读写，主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核，结合Vivado设计流程。
InnoLink_1024
·
2025-05-15 12:27
FPGA
高速接口
RTL设计
fpga开发
硬件架构
硬件工程
季报中的
FPGA
行业：U型反转，春江水暖
上周Lattice，AMD两大厂商相继发布2025Q1季报，尽管恢复速度各异，但同时传递出
FPGA
行业整体回暖的复苏信号。
forgeda
·
2025-05-15 12:56
FPGA
从Xilinx Kintex-7认识
FPGA
从赛灵思Kintex-7认识
FPGA
作者：lee神1xilinx
FPGA
简介
FPGA
（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物
LEEE@FPGA
·
2025-05-15 12:25
FPGA学习记录
kintex-7
FPGA
Xilinx Kintex-7系列
FPGA
的开发板SATA/PCIe接口
前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列
FPGA
自主研发的核心板+底板方式的开发板，可快速评估
FPGA
性能。
Tronlong创龙
·
2025-05-15 12:25
Xilinx
Kintex-7
fpga
Xilinx
Kintex-7
fpga
ADC模块 常用小模块（测频率、测Vpp）
我的是12位adc目录1.vpp_calc测量峰峰值2.freq_calc等精度数字频率计3.脉冲生成模块模块3是配合1,2使用的1.vpp_calc测量峰峰值//峰峰值测量模块12位adc单位用mVmodulevpp_calc(inputad_clk,//AD时钟inputclk_50,inputrst_n,//复位信号input[11:0]ad_data,//AD输入数据inputad_pul
明天冰雪封山
·
2025-05-15 11:53
fpga开发
FPGA
： Xilinx Kintex 7实现PCIe接口
在XilinxKintex-7系列
FPGA
上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP
InnoLink_1024
·
2025-05-15 11:23
高速接口
FPGA
RTL设计
fpga开发
硬件架构
硬件工程
上一页
2
3
4
5
6
7
8
9
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他