FPGA学习之路

问题：Nand作为存储介质，读写出错

二、FPGA遇到的问题1.问题1：无法格式化格式化失败，无法格式化！
渣渣小码·2025-05-15 09:09

【答题有奖】25届非技术专项训练营——PT1.产品训练营

实习生offer被毁约网易互娱c++开发岗二面凉经华黑子的暑期实习总结TP-LINK普联FPGA提前批中电二十九所机械设计工程师25届秋招提前批已开！暑期实习仍有大量机会！
han_xue_feng·2025-05-15 04:06

「万字干货」高并发系统分析与大型互联网架构介绍

但是高并发的技术要求和业务场景本身就是比较复杂的，这就会给大家的学习之路带来一定的难度。
蓝桥云课·2025-05-15 04:31

基于FPGA的视频接口之千兆网口(六GigE纯逻辑)

在本文我们重点讲的是基于FPGA纯逻辑实现阉割版的GigE协议，也就是说在很多视频传输过中，只用到了视频流传输，并没有控制方面的要求，举一个最简单的例子，博主想要把一个HDMI显示设备转成网络形式，则不需要对于相机进行查询
Eidolon_li·2025-05-14 16:16

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台，该板卡采用Xilinx的高性能Kintex7系列FPGAXC7K325T作为实时处理器，实现各个接口之间的互联
北京青翼科技·2025-05-14 05:26

蓝桥杯FPGA赛道第三次模拟题代码

一、顶层代码moduletest#(parameterSYS_CLK_FREQ=26'd50_000_000,//系统时钟频率50MHzparameterBAUD_RATE=9600,//串口波特率parameterCHECK_BIT="None"//校验位类型（None表示无校验）)(inputwiresys_clk,//系统时钟输入inputwiresys_rst,//系统复位（低电平有效）i
吸纹鸽·2025-05-14 03:46

蓝桥杯FPGA赛道第二次模拟题代码

一、顶层文件moduletest(inputwiresys_clk,inputwiresys_rst,inputwire[3:0]key_in,outputreg[7:0]led,outputwirescl,inoutwiresda,//i2c的信号outputwire[7:0]sel,outputwire[7:0]seg//数码管的驱动);wire[23:0]data;reg[31:0]dsp_
吸纹鸽·2025-05-14 03:46

在线逻辑分析仪、ILA IP核的使用中遇到的问题以及解决办法

领航者ZYNQ在线逻辑分析仪（ILA）使用问题分析与优化本文基于《1_【正点原子】领航者ZYNQ之FPGA开发指南V3.2》第22章呼吸灯实验中在线逻辑分析仪（ILA）的使用流程，对实验过程中遇到的两类典型问题展开分析
清跞·2025-05-13 23:51

FPGA：XILINX FPGA产品线以及器件选型建议

本文将详细介绍Xilinx（现为AMD的一部分）当前的FPGA产品线及其主要特点，并提供器件选型的建议。以下内容基于XilinxFPGA的最新信息，涵盖产品系列、特性及选型指导。
InnoLink_1024·2025-05-13 22:48

数字芯片设计中的面积优化方法

理论方法本文首先参考书籍《FPGA设计实战演练（高级技巧篇）》第七章，如何在书写代码时进行面积优化，其中主要方法有以下几个方面。
dongker 的笔记·2025-05-13 21:06

FPGA问题集锦

1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案：新版本打开旧版本的工程时的提示，选择ok即可。1.2quartus行号显示方案1：view---showlinenumber方案2：underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案：用(*noprune*)来声明。代
CodeWithMe·2025-05-13 13:45

嵌入式 FPGA开发

目录一、引言二、当前嵌入式FPGA开发的现状三、嵌入式FPGA开发的优势四、嵌入式FPGA的应用领域1.通信系统2.数字信号处理3.视频图像处理4.高速接口设计5.人工智能6.IC设计与PCB设计类比五
嵌入式大圣·2025-05-11 14:06

基于赛灵思FPGAcsg324100T芯片，外接pmod模块实现危险距离警报

1.实验目的利用NEXYSA7及verilog代码制作危险距离报警器，借助pmod模块MaxSonar实现测距功能，可能的应用场景有：倒车入库的刮蹭警示；对汽车视野盲区的检测，以防误伤儿童；极端天气的水位警报功能。2.实验内容（1）原理描述：流水灯的实现：通过cnt计数器实现周期为0.2s的循环，在此基础上每结束一个周期，用于控制流水灯亮灭led_control加1，再使用case语句，完成一个周
俺不是西瓜太郎´•ﻌ•`·2025-05-11 13:30

FPGA实战项目1——坦克大战

FPGA实战项目1——坦克大战根据模块化思想，可将此任务简单的进行模块拆分：系统原理，模块划分，硬件架构，算法支持，Verilog实现框架一，系统总体原理1.核心设计思想硬件并行处理：利用FPGA的并行特性
霖00·2025-05-11 12:23

FPGA：如何提高RTL编码能力？

要提升RTL（寄存器传输级）编码能力，需从硬件设计思维建立、典型电路建模、编码规范掌握、工具链应用和工程实践五个维度系统性训练。以下是具体提升路径：一、建立硬件设计思维：理解RTL与软件的本质区别RTL代码最终会映射为具体的硬件电路（门电路、寄存器、多路选择器等），这与软件的“顺序执行”有本质差异。初学者需重点理解：并行性：RTL中always块的并列关系对应硬件电路的并行执行（如多个组合逻辑模块
InnoLink_1024·2025-05-11 00:08

（36）Verilog实现RAM【双端口】

（36）Verilog实现RAM【双端口】1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现RAM【双端口】5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2025-05-10 22:54

（195）FPGA编程：双端口RAM（一）

（195）FPGA编程：双端口RAM（一）1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA编程：双端口RAM（一）；5）结束语。
宁静致远dream·2025-05-10 22:53

Python学习之路（七）-绘画and动画

Python虽然不是专为图形设计或动画开发的语言，但凭借其丰富的第三方库，依然可以实现2D/3D绘画、交互式绘图、动画制作、游戏开发等功能。以下是Python在绘画和动画方面的主流支持方式及推荐库。建议前端web端展示还是用其他语言好╮(╯▽╰)╭一、Python绘画支持（2D图形绘制）1.matplotlib：数据可视化与图形绘制功能强大，适合科学计算、数据分析、图表绘制支持静态图像、动态图像（
香蕉可乐荷包蛋·2025-05-10 22:52

artix 7 FPGA上电启动速度慢的解决办法

解决方法：上电启动速度慢是因为FPGA生成的bit文件采用1-wire形式读取FLAS固件。
我是苹果，不是香蕉·2025-05-10 22:22

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （十二）Verilog程序设计举例 | 2023.11.6/星期一/天气晴

系列文章目录专栏系列文章：学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅·2025-05-10 15:39

c++ opencv编程实现暗通道图像去雾算法_「学术论文」基于FPGA的交通视频快速去雾系统的设计与实现...

摘要：针对雾天交通监控视频图像退化问题，提出了一种基于FPGA架构的雾天交通视频图像快速去雾系统。
weixin_39560002·2025-05-10 11:09

Babylon.js学习之路《一、初识 Babylon.js：什么是 3D 开发与 WebGL 的完美结合？》

文章目录1.引言1.1为什么需要Web3D开发？1.1WebGL的定位与挑战2.Babylon.js的核心定位2.1什么是Babylon.js？2.2Babylon.js的独特优势2.3对比其他Web3D框架（Three.js、PlayCanvas）3.WebGL与Babylon.js的关系3.1WebGL的角色3.2Babylon.js如何封装WebGL？3.3Babylon.js的扩展能力4.
球球和皮皮·2025-05-09 23:54

FPGA实战项目2———多协议通信控制器

1.多协议通信控制器模块(multi_protocol_controller)简要介绍这是整个设计的顶层模块，承担着整合各个子模块的重要任务，是整个系统的核心枢纽。它负责协调UART、SPI、I2C等不同通信协议模块以及DMA模块的工作，同时处理不同时钟域之间的信号交互，确保各个模块能够在不同的时钟环境下稳定、高效地协同工作。原理时钟管理：系统存在两个不同的时钟域，即系统时钟域（clk_sys）和
霖00·2025-05-09 20:59

【FPGA开发】什么是Streaming流式传输？流式传输的最主要的设计思想是什么？

在数字系统，尤其是在硬件加速（如FPGA）和数据处理领域，Streaming(流式传输)是一种数据传输和处理模式。
kanhao100·2025-05-09 18:46

FPGA Verilog 单芯片控制双AD7606芯片

FPGAVerilog单芯片控制双AD7606芯片前言一、模式选择二、AD7606FPGA实现1.ad7606部分2.数据发送3.实际仿真图（上板验证后也正确）前言控制双ad7606的目的是因为所需要的通道数
ThreeYear_s·2025-05-09 12:39

FPGA----基于ZYNQ 7020实现定制化的EPICS通信系统

那么，如果我们的在FPGA侧有一些个性化的开发，那么生成的image.ub和boot.bin将于原sd卡中的不一致，我们应该如何坐呢？
发光的沙子·2025-05-08 16:24

FPGA 不兼容故障及处理

目录1.FPGA和FPD2.FPD镜像升级的背后逻辑3.升级以及排查命令FPD升级步骤升级过程中注意事项故障排查命令1.FPGA和FPDFPGA（Field-ProgrammableGateArray）
m0_54931486·2025-05-08 16:53

Python学习之路（八）-多线程和多进程浅析

在Python中，多线程（Multithreading）和多进程（Multiprocessing）是实现并发编程的两种主要方式。它们各有优劣，适用于不同的场景。一、基本概念特性多线程（threading）多进程（multiprocessing）并发模型线程共享内存空间每个进程拥有独立内存空间GIL（全局解释器锁）受限于GIL，同一时间只有一个线程执行Python字节码不受GIL影响资源消耗小（轻量
香蕉可乐荷包蛋·2025-05-08 07:02

XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC

XCZU19EG-2FFVC1760I属于ZynqUltraScale+MPSoCEG（EnhancedGeneral）系列，采用20nmFinFET+工艺制造，该型号的速度等级为-2（0.85VVCCINT）、工业级温度（-40℃至+100℃），典型应用核心频率为APU最高1.3GHz，RPU600MHz，GPU667MHz，片上SRAM大小为256KB，用于实时处理和系统管理集成四核ArmCo
XINVRY-FPGA·2025-05-08 05:17

【第1章＞第11节】小波神经网络的理论学习与MATLAB仿真

小波神经网络概述2.1小波神经网络基本结构2.2小波基函数3.小波神经网络的MATLAB编程实现4.样本干扰，隐含层数量对小波神经网络的训练性能影响分析4.1样本干扰4.2隐含层数量5.视频操作步骤演示欢迎订阅FPGA
fpga和matlab·2025-05-07 20:22

FPGA开发——取经之路的开始

既来之则安之新手必备一、FPGA开发流程是什么？
你的信号里没有噪声·2025-05-07 16:26

【教程4＞第3章＞第13节】16PSK解调系统的FPGA开发与matlab验证

本课程学习成果预览欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程2:fpga入门100例》《★教程3:simulink入门60例》《★教程4:FPGA
fpga和matlab·2025-05-07 12:02

FPGA原语使用方法

1.1FPGA原语使用方法1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA原语使用方法；5）结束语。1.1.2本节引言“不积跬步，无以至千里；不积小流，无以成江海。
宁静致远dream·2025-05-06 09:51

Xilinx原语使用指南

Xilinx原语使用指南【下载地址】Xilinx原语使用指南Xilinx原语使用指南本仓库提供了一个名为“Xilinx原语的使用方法.pdf”的资源文件，该文件详细介绍了XilinxFPGA设计中常用的原语使用方法项目地址
韦妮为·2025-05-06 09:50

原语的使用

原语（primitive），是FPGA开发环境所提供的一系列逻辑功能单元。往往与FPGA芯片的厂家精密相连，不同厂家的原语往往不能通用。
一条九漏鱼·2025-05-06 09:49

一步步教你用FPGA加速YOLO目标检测（入门篇）

目录1.内存卡的装配2.PYNQ开发板联网设置（通过笔记本共享网络）步骤一：笔记本连接互联网步骤二：开启网络共享步骤三：记录网关IP步骤四：配置PYNQ开发板的IP步骤五：配置网关步骤六：测试联网3.安装pip4.TinyYOLO上板测试参考大神项目步骤一：安装QNN-MO-PYNQ库步骤二：直接运行tiny-yolo-image-loop.ipynb1.内存卡的装配详情参考：PYNQ装系统和调试
博导ai君·2025-05-06 04:43

【创新未发表】基于matlab阿基米德算法AOA-PID控制器优化【含Matlab源码 9628期】

欢迎来到海神之光博客之家✅博主简介：热爱科研的Matlab仿真开发者，修心和技术同步精进；个人主页：海神之光代码获取方式：海神之光Matlab王者学习之路—代码获取方式⛳️座右铭：行百里者，半于九十。
海神之光·2025-05-05 19:16

ZYNQ petalinux 2022 DMA调试

搬运一个转载FPGA入门侵删具体过程没
青澜爸爸·2025-05-04 14:38

私有云平台安装与搭建

而广义的虚拟化技术是指对计算资源的抽象，这些计算资源包括CPU、内存、存储(磁盘)、网络，甚至也可以包括像GPU、FPGA这类外部设备。对计算资源做抽象的好处颇多，最显著的就是可
Sword_of_despair·2025-05-04 06:15

英特尔BigDL：为大数据插上人工智能的翅膀

继大数据热之后，以深度学习为代表的人工智能成为当下最为热门的技术，越来越多的企业已经或正准备进军深度学习，特别是那些已经在大数据领域投入了重金，建立起了庞大的大数据集群的公司，由于有了大数据的这个基础，在深度学习之路上更为积极和主动
couxuan4263·2025-05-04 01:15

three.js中使用canvas生成动态纹理贴图

three.js小白的学习之路。今天分享一个使用canvas生成纹理，然后通过CanvasTexture类创建贴图的例子。
VcB之殇·2025-05-03 22:26

【动手学大模型开发】搭建知识库 - 文档处理

希望用我的经验，让每个人的AI学习之路走的更容易些~专栏：大模型（LLMs）高频面题全面整理（★2025最新版★）|动手学大模型开发目录一、源文档选取二、数据读取1.PDF文档2.MD文档三、数据清洗四
青松ᵃⁱ·2025-05-03 18:02

Verilog HDL：分频器设计

分频器的设计（VerilogHDL）在fpga应用中，有时需要对系统时钟进行分频。通常情况下有两种情况，一种是偶分频，一种是奇分频。偶分频偶分频指的是分频系数是偶数的分频器。
弄曲幽篁·2025-05-03 07:42

ZYNQ X7Z020 PL端程序固化指南

ZYNQX7Z020PL端程序固化指南【下载地址】ZYNQX7Z020PL端程序固化指南分享对于那些专注于FPGA设计，而不涉及ZYNQ的ARM处理器（PS部分）的应用场景，本资源尤其重要。
鲁嫒妮Gale·2025-05-03 07:41

FPGA：介绍几款高速ADC及其接口形式

本文介绍了几款采样率至少为500Msps的高速ADC芯片，并详细介绍ADC与FPGA之间的常见接口形式，以及FPGA如何正确读取高速ADC的输出数据。
InnoLink_1024·2025-05-02 18:15

利用Python生成Xilinx FPGA ROM IP核 .coe初始化文件

以下是一个Python脚本，用于生成XilinxIPROM的.coe格式初始化文件，假设ROM深度为1024，数据位宽为32bit，使用随机的32位无符号数进行初始化：importrandom#定义ROM的深度和数据位宽rom_depth=1024data_width=32#生成随机的32位无符号数random_numbers=[random.randint(0,2**data_width-1)f
InnoLink_1024·2025-05-02 18:43

[FPGA 官方 IP] Binary Counter

XilinxBinaryCounterIP(PG121)详细介绍概述XilinxBinaryCounterIP（二进制计数器IP）是AMDXilinx提供的LogiCORE™IP核，用于在FPGA中实现高性能
S＆Z3463·2025-05-02 12:09

python画sigmoid函数_基于Python的sigmoid函数FPGA实现

基于Python的sigmoid函数FPGA实现刘毅飞【摘要】sigmoid函数是人工神经网络中通常采用的传递函数，采用基于Python的软硬件协同设计方法，在FPGA上实现了定点sigmoid函数。
weixin_39624360·2025-05-02 04:10

FPGA控制NVME硬盘高速存储 -- 10GBps

近期对FPGA直接控制硬盘实现高速存储的系统做了升级，连续读写速率达到10GBps，特此分享，敬请指教。
expipi刘家伟·2025-05-01 21:55

UI自动化学习之路Playwright版(Xpath定位篇)

话不多说，直接看代码和注释#Xpath#定位#/:根节点选取#//:非根节点#*:任意节点#@:根据属性筛选#text:根据文本筛选#and:关联属性或链接文本#[]:放置下标、属性、链接文本#.:选取当前节点#..:当前节点父节点#contains:包含#单一属性定位page.locator('//a[@name="tj_settingicon"]').click()#多属性定位page.loc
灰灰灰灰灰子·2025-05-01 16:23
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他