FPGA问题集锦

1 IDE问题

1.1 quartus:Do you want to overwrite the database for revision

解决方案：新版本打开旧版本的工程时的提示，选择ok即可。

1.2 quartus 行号显示

方案1：view---show line number

方案2：under file name there is shortcut key

2 代码问题

2.1 防止寄存器被综合掉

解决方案：用(*noprune*)来声明。

代码：

(*noprune*)reg *************

2.2 计数值设置

计数值=计时值*频率-1

解释如下：

计时器的最小计时时间=1/频率

计数值=计时值/最小时间

2.3 VerilogHDL 赋值

持续赋值语句assign：wire型变量

过程赋值always：reg型变量，又分为阻塞赋值和非阻塞赋值

2.4 log处理

可用的IP核是自然对数，即Ln。

Log10(X)实现：

log10(x)=ln(x) * log10(e) 

log10(e)是常数可以手动先计算好，用IP Core的话多个乘法器