E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
Verilog
按键消抖的一些分析和想法
最近在网上看了下
Verilog
按键消抖方面的设计，有一些个人的想法，做一些分析和记录；电路板上，通常会提供若干按键，每个按键下赋予了不同的含义，按键的含义由具体的场景来定义；打个比方，一组电路板上的按键定义如下所示
爱洋葱
·
2020-06-30 16:41
Verilog
HDL
北航计组实验代码、电路（持续更新）
以此资源献给正在受计组狂虐的小伙伴，也造福下一届一、教程、p0、p1、p2二、p3--Logisim单周期处理器三、p4--
Verilog
单周期处理器四、
Verilog
流水线处理器（P5、P6）一、教程
wancong3
·
2020-06-30 14:17
Vivado生成HDL例化模板
详见：生成
Verilog
HDL例化模板-----------------------------以下是原文--------------------------
猫叔Rex
·
2020-06-30 13:42
FPGA
Verilog
实现数字钟
下面是采用8421BCD码计数，并在一个模块中实现时钟功能的
Verilog
程序。由主时钟分频（50MHz）得到秒信号，计秒到60分加1，秒清零。计分到60时，分清零。同时，可以通过按键进行校分与校时。
I-Hsin
·
2020-06-30 08:09
基于
Verilog
HDL的流水灯
moduleFLOAT_LIGHT(CLOCK_50,SW,LEDR);//全局复位信号SW[17]input[17:0]SW;output[17:0]LEDR;inputCLOCK_50;//50M赫兹的时钟regclk_1hz;regclk_10hz;regclk_20hz;regclk_60hz;regclk;regstate;reg[26:0]cnt1hz;reg[26:0]cnt10hz
而后他灵魂的一部分
·
2020-06-30 08:09
FPGA入门基础
verilog
中有符号与无符号变量区别
reg[7:0]a1,a2,a3,a4,b1,b2,b3,b4;a1=-4;a2=-8'd4;a3=-(8'd4);a4=-8'sd4;b1=-12/3;b2=-8'd12/3;b3=-(8'd12/3);b4=-8'sd12/3;=>a1=1111_1100a2=1111_1100a3=1111_1100a4=1111_1100b1=1111_1100b2=0101_0001b3=1111_11
ygl892312492
·
2020-06-30 07:37
verilog/VHDL
Verilog
中状态机编码方式的选择：二进制编码(Binary)、格雷码(Gray-code)编码、独热码(One-hot)编码
一般的，在
Verilog
中最常用的编码方式有二进制编码(Binary)、格雷码(Gray-code)编码、独热码(One-hot)编码。二进制码和格雷码是压缩状态编码。
yangyutingcd
·
2020-06-30 06:01
嵌入式
FPGA
Verilog
中for循环的处理办法
在
Verilog
中除了在Testbench（仿真测试激励）中使用for循环语句外，在Testbench中for语句在生成激励信号等方面使用较普遍，但在RTL级编码中却很少使用for循环语句。
xingzhe22222
·
2020-06-30 02:18
选择VHDL或者
verilog
HDL还是System
Verilog
目前最主要的硬件描述语言是VHDL和
verilog
HDL及System
Verilog
。
jacksong2021
·
2020-06-30 02:56
使用VIVADO编写简单的
Verilog
程序和Testbench
一、新建工程参见玩转Zynq连载17——新建Vivado工程，这里不再另行说明。更改编辑器Tools→settings→TextEditor→CurrentEditorTools\rightarrowsettings\rightarrowTextEditor\rightarrowCurrentEditorTools→settings→TextEditor→CurrentEditor即可进行选择，点
xidian_hxc
·
2020-06-30 01:20
Vivado
verilog
fpga三态总线实现
之前也是一直按照这个原则来设计代码的，图然然有点好奇，计算机中，挂在总线上的模块大多是三态的，相当于是一个个具有三态的子模块通过一个顶层连接到外部，那么作为使用硬件互联的FPGA也应该具有这样的能力，于是，使用
Verilog
新时代四有流氓
·
2020-06-29 23:30
system
verilog
1 数组，for，foreach
代码`timescale1ns/1psmoduletb;intarray1[0:7][0:3];intarray2[8][4];initialbeginfor(inti=0;i<$size(array1);i++)for(intj=0;j<$size(array1[0]);j++)array1[i][j]=2*i+j;array2=array1;foreach(array1[i])foreach(
wuzhouqingcy
·
2020-06-29 21:52
fpga
IC
FPGA常用复位处理比较
用
Verilog
描述如下：always@(posedgeclk)beginif(!Rst_n)...end异步复位：它是指无论时钟沿
wu_yi_xiang
·
2020-06-29 21:59
FPGA设计相关
verilog
之按键消抖的理解
按键在按下时会产生抖动，释放时也会产生抖动，所以在设计键盘扫描程序时必须考虑按键的消抖，我们一般只考虑按下时的抖动，而放弃对释放时抖动的消抖。抖动时间一般为20ms左右。按下的最终结果是低电平。按键去抖思路是：检测到按下时延时20ms，再检测，如果状态仍为按下，则确认是按下的；如果状态为弹起的，则确认是干扰，无按键按下。假如rst_in为一个按键，直接连接至FPGA里面的复位引脚作为全局复位，所以
_陌上花开___了吗
·
2020-06-29 20:28
笔记
FPGA
基础知识
verilog
中if....else语句以及case语句详细理解
1、ifelse：（1）if（表达式）语句；（2）if（表达式）语句一else语句二（3）if（表达式1）语句一；elseif（表达式2）语句2；elseif（表达式3）语句3；elseif（表达式4）语句4；#语句使用要点：（1）条件语句必须在过程块中使用。所谓过程块语句是指由initial、always引导的执行语句集合。出了这两个语句块引导的beginend块中可以编写条件语句外，模块中的其
_陌上花开___了吗
·
2020-06-29 20:57
笔记
verilog
基础知识
modelsim仿真中 do文件的写法技巧
PS:写得有点乱还有一个值得注意的是我在看到这篇文章的时候我正在仿真一个
verilog
文件，文件中调用了一个ROM，但是我怎么仿真rom的输出文件都有问题，经过一个QQ好友的指点，我发现竟然是我QUARTUS
长弓的坚持
·
2020-06-29 20:32
数字IC设计
FPGA智能传感系统(二)基于FPGA的交通灯设计
文章目录设计目的及功能设计目的方案论证与选择基本原理方案的实现与调试程序调试led_module.vbit_seg_module.v仿真结果总结 在上一节FPGA智能传感系统(一)
Verilog
基础入门有介绍基本的语法知识
小小何先生
·
2020-06-29 19:18
FPGA学习心得及（flash读写，+lwip+数据发送等问题）
首先，硬件编程编译很慢，编译一次有时候得10-20分钟，尤其是用
verilog
写得程序比较大的时候。其次，调试非常麻烦，不能像利用c或者c#那样断点调试了，只能通过chipscope看波形调试。
obi
·
2020-06-29 17:01
FPGA
简单的
Verilog
HDL例子（一）
例1数据选择器moduleMUX(out,in0,in1,sel);parameterN=8;output[N:1]out;input[N:1]in0,in1;inputsel;assignout=sel?in1:in0;endmodule)例2四位二进制加法计数器（带同步清零）modulecounter（q,count,reset,cin,clk）;parameterN=4;output[N:1
LOOOOKBEFULEAP!
·
2020-06-29 17:07
IC设计
《
Verilog
数字系统设计教程》（第4版）绪论思考题及答案
1.什么是信号处理电路？它通常由哪两大部分组成？信号处理电路是进行一些复杂的数字运算和数据处理，并且又有实时响应要求的电路。它通常由高速数据通道接口和高速算法电路两大部分组成。2.为什么要设计专用的信号处理电路？因为有的数字信号处理对时间的要求非常苛刻，以至于用高速的通用处理器也无法在规定的时间内完成必要的运算。通用微处理器芯片是为一般目的而设计的，运算的步骤必须通过编程编译后生成的机器码指令加载
Grady-Wang
·
2020-06-29 15:06
Verilog数字系统设计教程
二进制与逻辑电路-CA
晶体管的示意图MOS晶体管的工作状态MOS基本工艺---光刻P衬底nWellCMOS工艺版图CMOS逻辑电路基本逻辑电路逻辑表达式CMOS组合电路的组成真值表逻辑图时序逻辑电路：CMOS电路延迟原理从
Verilog
TheBetterKong
·
2020-06-29 14:07
计算机体系结构-国科大课程
按键消抖的
Verilog
实现
由于普通物理按键存在反作用弹簧，因此当按下或者松开时均会产生额外的物理抖动，物理抖动便会产生电平的抖动。在按键从按下再到松开的过程中，其电平变化如图1所示，上为理想波形输出，下为实际波形输出。因此，对于转变中间过程存在的跳变，我们需要将其去除，一般来说，噪声仅存在与一段时间内，如20ms。当检测到跳变沿后的开始进行计时，在计数时间内如果出现跳变则重新开始及时，知道在一定时间内没有检测到跳变沿为止，
翁贞华
·
2020-06-29 10:15
Verilog
数字逻辑
verilog
数字逻辑
verilog
Q:什么是可综合的电路？A:可综合的意思是说所编写的代码可以对应成具体的电路，不可综合就是所写代码没有对应的电路结构例如行为级语法就是一种不可综合的代码，通常用于写仿真测试文件。
WHYHYY.
·
2020-06-29 09:36
笔记
CSIG基础研究岗腾讯面试经验
我的研究方向主要是基于FPGA的，所以未来可能写
verilog
的学习心得为主，主要给自己看。腾讯报了提前批，开始报了C++的后台开发，但是和面试官聊明显不太对口，并且自己没有任何准备。
dongker 的笔记
·
2020-06-29 08:40
verilog
入门3——计数器
这个程序的仿真是废了好大的劲主要原因就是用always#（）产生时钟时序总是报错，或者在ism中没有clk的波形。解决方法就是用forever#10clk=~clk；那么还有一个就是赋初始值的时候，可以用多个initialbegin-end比如可以在一个initial结构中做clk，另一个时序做rst_n。介绍程序的作用：有时钟50M，周期20ns。led是输出，每500ms变化一次，那么500m
沿途有李
·
2020-06-29 08:47
verilog
Verilog
入门2-用ise做38译码器和仿真
学过数电应该都知道有38译码器这个东西就是通过3个输入端，控制8个输出端的状态。2.^3正好是8位。下面附上代码：//ujs-lilimodulemy3_8(a,b,c,out);inputa,b,c;output[7:0]out;//表示位宽为8bit的输出信号reg[7:0]out;//或者直接outputreg[7:0]out;always@(a,b,c)//这个跟vhdl中的process
沿途有李
·
2020-06-29 08:47
vhdl
verilog
Verilog
HDL 总结（1）
Verilog
HDL复习总结1.
Verilog
语法的基础概念1.1
Verilog
模块的基本概念1.2
Verilog
用于模块的测试2.
Verilog
的基本语法2.1模块的结构2.1.1模块的端口定义2.1.2
WavenZ
·
2020-06-29 08:54
Verilog
我的数字IC学习之路
一切的开始源于一篇博客一个开源工程网站OpenCores用vim来编写
verilog
代码的一些简单技巧。一个学习git的网站，学会用git来管理自己的资料。
Lanagun
·
2020-06-29 07:20
verilog
宏定义
Verilog
可以像这样定义宏`defineTESTEQ14’b1101。定义的宏可以用在后面的代码中，如if(request==`TESTEQ1。
Lanagun
·
2020-06-29 07:49
握手机制的
verilog
实现
保持寄存器+握手“一种解决总线同步问题的方法是使用一个保持寄存器和握手信号”，这也就是“先异步暂存，后同步写入”的方法分别编写了发送时钟域和接收时钟域的代码进行测试，用到两组MEM,以便于观察实验结果：//发送端代码//接收域应答信号ack采用两级寄存器同步,便于时序收敛modulewoshou_tx(inputrst_n,inputt_clk,inputack,output[7:0]dout,o
橙子
·
2020-06-29 07:10
FPGA 按键检测（消抖）
Verilog
HDL
FPGA按键检测（消抖）
Verilog
HDLRTL代码modulekey(outdata,clk,rst_n,key_in);regkey_flag;regkey_state;inputclk,rst_n
那是一段痛苦的记忆
·
2020-06-29 06:24
卷积计算的
verilog
实现
目录1.问题分析2.工作框图3.工作方式4.数据选取5.文件说明6.端口说明7.工作说明8.仿真说明9.仿真结果1)波形2)Transcript10.Matlab验证1.问题分析构造一个3*3的卷积核，并利用该卷积核完成与6*6矩阵的卷积运算，数据位宽8bit补码数,结果位宽20bit补码数卷积的基本过程如下：对卷积核进行180度翻转（数据读写顺序的调度）将33卷积核的中心对准66矩阵的每个数进行
韩荆宇
·
2020-06-29 06:09
数字IC设计
关于
verilog
开发板实践（个人记录）
本页面以流水灯为例一，编写.v文件如下（代码贴下面）：moduleflow_led(inputCLK_50M,inputRST_N,outputreg[3:0]ledA);reg[23:0]counter;always@(posedgeCLK_50MornegedgeRST_N)beginif(!RST_N)counter<=24’d0;elseif(counter<24’d10000000)co
Starterman
·
2020-06-29 05:27
笔记
verilog
学习（二）语法之数据基础篇
一、关于模块
Verilog
的基本设计单元是“模块”（block）。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。
真诚的刘同学
·
2020-06-29 05:44
FPGA学习
verilog
学习（一）概述
PS：本系列参考夏宇闻老师的
Verilog
数字系统设计jiao教程，意在对
verilog
形成基础的体系，留作将来查询参考，请大家多指教。
真诚的刘同学
·
2020-06-29 05:12
FPGA学习
verilog
学习（）关于同步状态机
状态机是许多数字系统的核心部件，是一类重要的时序逻辑电路。通常包括三个部分：一是下一个状态的逻辑电路，二是存储状态机当前状态的时序逻辑电路，三是输出组合逻辑电路。通常，状态机的状态数量有限，称为有限状态机（FSM）。由于状态机所有触发器的时钟由同一脉冲边沿触发，故也称之为同步状态机。根据状态机的输出信号是否与电路的输入有关分为Mealy型状态机和Moore型状态机。电路的输出信号不仅与电路当前状态
真诚的刘同学
·
2020-06-29 05:12
FPGA学习
FPGA中的按键消抖
按键去抖动电路原理该按键消抖电路主要由四个移位寄存器构成，在按键按下时，每个时钟上升沿都会对key_in进行检测，只有当连续四个时钟上升沿都检测到键值为1时,key
Verilog
结构描述源代码modulexiaodo
Super-fei
·
2020-06-29 04:14
EDA
数字部件设计实验一：使用
Verilog
语言实现一个四位的ALU运算单元
使用
Verilog
语言实现一个四位的ALU运算单元实验内容需要实现的功能设计思路约束文件测试最后设计思路主要来自这里，不过原文的乘法实现有一些小问题，我做了一些修改。
Tele-tubby
·
2020-06-29 04:45
verilog
中给变量指定的位赋值
reg[15:0]Data;reg[3:0]i;reg[1:0]data_r;..................beginData[i:i-1]<=data_r;end此类赋值是错误的，我自己修改了语句,如下beginData[i]<=data_r[1];Data[i-1]<=data_r[0];end这就很神奇，我对硬件描述原理不太熟悉，很多时候都带着c语言的特点去想hdl，感觉这硬件描述中有
echo_hello1
·
2020-06-29 03:35
【数字逻辑】
Verilog
按键消抖模块三段式状态机（包含按下和松开）
二、消抖模块
Verilog
三段式状态机这个逻辑很简单，一段式就能写完，用三段式可能有点浪费资源，但是为了养成一个编码习惯吧，复杂的状态机用三段式就很清晰，易读
FiveLu
·
2020-06-29 03:35
verilog
除法器
verilog
除法器：利用二进制的除法翻译过来的硬件电路1.1实现算法基于减法的除法器的算法：对于32的无符号除法，被除数a除以除数b，他们的商和余数一定不会超过32位。
C_KAKA敉
·
2020-06-29 02:26
LUT专治花里胡哨
参见这篇文章：https://blog.csdn.net/times_poem/article/details/51351997coding技巧初学
Verilog
、VHDL这类硬件描述语言的时候，老师都让我们在写代码的时候有硬件思
树洞虫
·
2020-06-28 23:59
FPGA
coding
Verilog
HDL语言设计计数器+加法器
完成课本例题4.12，进行综合和仿真（包括功能仿真和时序仿真），查看仿真结果，将
Verilog
代码和仿真波形图整理入实验报告。
JZ_54
·
2020-06-28 22:57
文档
Verilog
HDL设计实现m序列+选择器
设计测试程序，进行功能仿真，将
Verilog
代码和仿真波形图整理入实验报告。
JZ_54
·
2020-06-28 22:57
文档
Verilog
HDL语言设计实现D触发器+计数器
分别采用结构描述和行为描述方式设计一个基本的D触发器，在此基础上，采用结构描述的方式，用8个D触发器构成一个8位移位寄存器。进行功能仿真，查看结果，把上述内容整理到实验报告。（1）行为描述:单个D触发器功能代码:moduleshiyan31(q,d,clk);inputd,clk;outputq;regq;always@(posedgeclk)%在时钟的每个下降沿beginq<=d;endendm
JZ_54
·
2020-06-28 22:57
文档
Verilog
交通灯控制器
简介：设计一个交通灯控制器，在数码管上以红、黄、绿三种颜色显示当前状态的剩余时间。持续时间分别为：红灯30s，黄灯5s，绿灯30s。初始为红灯，依次变为绿灯、黄灯、红灯循环显示。输入时钟为1kHz。系统设计：分析需求，可将交通控制器系统划分为generate_1s、controller、counter、splitter和decoder5_7共五个模块实现。交通灯控制器顶层框图如下：controll
田野麦子
·
2020-06-28 21:04
FPGA相关
Verilog
实现一个简单的ALU
简介：用
Verilog
实现一个简单的ALU，使其具有进行N位有符号数的加法、减法及大小比较运算的功能。本篇文章实现的ALU以N=8为例，想要实现其他位宽的数据运算，可以通过修改N的值来实现。
田野麦子
·
2020-06-28 21:04
FPGA相关
Verilog
实现序列检测器
简介：用
Verilog
描述一个可综合的序列检测器用于检测输入数据码流中的特定序列(本次检测序列为10010，只要修改状态转移关系即可实现其他目标序列的检测)。
田野麦子
·
2020-06-28 21:04
FPGA相关
Verilog
2-4线译码器
逻辑电路图如下：
Verilog
代码如下：/*------------------------------------Filename:decoder_2to4.vFunction:2-4线译码器(输出低电平有效
田野麦子
·
2020-06-28 21:04
FPGA相关
Verilog
实现FSM(序列检测器1101)
简介：
Verilog
用一个有限状态机实现1101(可重叠)序列检测器，重点在于有限状态机三段式编码风格的实践。
田野麦子
·
2020-06-28 21:04
FPGA相关
上一页
121
122
123
124
125
126
127
128
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他