E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
SV Code Example On VCS
mChuShenghui.ThisismyfirstattemptatwritingatechnicalblogentirelyinEnglish.Inthisarticle,IwillwalkyouthroughrunningaSystem
Verilog
exampleusingVCS
楚生辉
·
2023-08-10 16:40
学无止境
fpga开发
python
verilog
顶层连线_RTL顶层自动连线的秘密武器：Emacs
verilog
-mode介绍（VIM也可以用）...
我们今天就来介绍自动连线的神器——emacs
verilog
-mode。emacs是什么？江湖流传版：传说中神的编辑器。
空明流转
·
2023-08-10 09:10
python
verilog顶层连线
【效率提升—Python脚本】根据
Verilog
文件自动生成tb文件
文章目录
Verilog
端口文件（仅做示范用）对应的tb文件相应代码在数字IC设计过程中，根据顶层生成testbench时存在很多重复性工作，因此为了提高工作效率，特地开发此脚本。
er橙汁儿
·
2023-08-10 08:36
效率提升
python
fpga开发
开发语言
Verilog
代码与VScode编辑器联合检测语法
首先在vscode中安装支持
Verilog
的插件：•在vscode的Extension中搜索
Verilog
，安装如下图所示的插件；2.Modelsim语法检查器集成Modelsim的安装破解本文不再赘述
shabby爱学习
·
2023-08-10 08:48
vscode配置
编辑器
vscode
fpga开发
Sublime编辑器之
Verilog
最近开始学习
Verilog
，之前一直使用sublime写sql代码，现在想尝试一下用sublime能不能写相关的
Verilog
代码，本文主要是一些
Verilog
相关插件的安装与使用一、插件安裝教程（
Verilog
hannah2sah
·
2023-08-10 08:18
#
Verilog
sublime
text
编辑器
fpga开发
Notepad++代码编辑器——
Verilog
编译
Notepad++是一款精致小巧的编辑器，自带
Verilog
语法识别功能，插件也挺好用的。尤其是利用插件实现代码片段，大大节省我们写
Verilog
的时间。
voiue
·
2023-08-10 08:17
编辑器
fpga开发
Verilog
中的FIFO设计-同步FIFO篇-异步FIFO篇
目录0写在前面1异步FIFO结构2空满判断3时钟同步4异步FIFO设计5一个我在面试中被问到的问题参考资料0写在前面在上篇文章中，我们介绍了同步FIFO，介绍了FIFO的重要参数，并给出了同步FIFO设计代码，本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图并且指出，该图适用于所有的FIFO，这次我们先看看异步FIFO内部的大体框图异步FIFO主要由五部分组成：写
行走的BUG永动机
·
2023-08-10 04:01
fpga开发
verilog
fifo
System
Verilog
中的浅复制（shallow copy）和深复制 (deep copy)
1、浅复制：Packetp1;Packetp2;p2=newp1;//Shallowcopy:Onlycopyobject,Objectsinclasspacketarenotcopied,onlytheirhandles;先说结论：1.深复制和浅复制都是指复制一个对象，而不是句柄。（区别于句柄的复制）2.浅复制：先创建了一个新的对象，从另一对象复制了其各个类属性。所有变量都被复制：整数、字符串、
一只迷茫的小狗
·
2023-08-10 01:52
java
网络
开发语言
【FPGA协议篇】UART通信及其
verilog
实现(代码采用传参实现模块通用性，适用于快速开发)
UART通信UART通信简介
verilog
实现顶层模块接收模块发送模块仿真波形实测结果UART通信简介即通用异步收发器(UniversalAsynchronousReceiver/Transmitter
mrVillain
·
2023-08-09 22:26
FPGA
基础知识
verilog
fpga
uart
使用
Verilog
语言对RISC-V单周期处理器的修改与测试
所涉及的程序及文件链接：https://pan.baidu.com/s/1S9vrGjryHHj3c8qQUkwuAQ提取码：escq设计目标对授课内容的单周期RISC-V处理器进行扩展，使之能够支持两个额外的指令：lui和xor。图1所示是一个完整的单周期处理器，图2是控制单元，图3是ALU。表1和表2是MainDecoder和ALUDecoder真值表，表3列出的是ImmSrc编码，图4是RI
铭....
·
2023-08-09 18:15
超大规模集成电路课程相关
risc-v
【相信自己】20180825 数理营践行 D142
就是简单的
加减法
比以前熟悉一些了。
宛宛妈咪
·
2023-08-09 12:01
verlilog语言实现8位移位寄存器
姓名：杨汉雄学号：19011210569【嵌牛导读】
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-08-09 03:35
香山处理器跑仿真和跑FPGA两套环境配置过程小结
============================================裸机ubuntu18.04上运行香山处理器（南湖）make
verilog
=====================
前滩西岸
·
2023-08-09 01:53
chisel
verilog
riscv
chisel
xiangshan
verilog
超标量处理器
学自剖 剖出独特优势<26>(随笔
王老师把算术中
加减法
的概念引申到乘除法的领域，在数字算法中，本是上了一个档次，而对于我这个特别笨的学生来说，却百思不得其要领。甚至苦思冥想也想不出个所以然，为什么不一直加啊加或减啊减？
张春发_66a0
·
2023-08-08 18:58
vivado纯
verilog
代码固化程序
将程序固化到flash中，该示范版本为2018.3本次参考为EGO1开发板，flash模块如下：步骤：在生成bit流文件之后第一步，打开ImplementedDesign第二步，依次选择Tools——>Setting——>Bitstream，点击Configureadditionalbitstreamsettings。如果上一步ImplementedDesign没有打开，这里会显示需要打开。这里面
火眼金睛实现统一美
·
2023-08-08 16:20
xilinx
FPGA系列
fpga开发
FPGA纯
verilog
代码实现H264视频压缩 提供工程源码和技术支持
这里写目录标题1、前言2、我这里已有的视频图像编解码方案3、H264视频压缩理论4、H264视频压缩-性能表现5、H264视频压缩-设计方案6、Vivado工程详解7、Vivado功能仿真8、福利：工程代码的获取1、前言H264视频压缩与解码在FPGA图传领域应用广泛，Xilinx高端器件已经内嵌了H264加速器，在Linux系统下调用API即可使用，但对于需要定制私有算法或者协议的H264视频压
9527华安
·
2023-08-08 14:14
FPGA视频图像编解码
菜鸟FPGA图像处理专题
fpga开发
视频压缩
h264
视频编解码
FPGA纯
verilog
代码实现H265视频压缩 支持4K30帧分辨率 提供工程源码和技术支持
这里写目录标题1、前言2、我这里已有的视频图像编解码方案3、H265--视频压缩理论4、H265--视频压缩--性能表现5、H265--视频压缩--设计方案6、H265--视频压缩--时序7、Vivado工程详解8、移植上板应用9、Vivado功能仿真10、福利：工程代码的获取1、前言H265视频压缩与解码在FPGA图传领域应用广泛，Xilinx高端器件已经内嵌了H265加速器，在Linux系统下
9527华安
·
2023-08-08 14:14
FPGA视频图像编解码
菜鸟FPGA图像处理专题
fpga开发
h265
视频压缩
h264
verilog
FPGA纯
verilog
代码实现4路视频缩放拼接 提供工程源码和技术支持
FPGA视频拼接方案4、本设计方案的优越性5、详细设计方案解读HDMI输入图像缩放图像缓存VGA时序HDMI输出6、vivado工程详解7、上板调试验证8、福利：工程源码获取1、前言本文详细描述了FPGA纯
verilog
9527华安
·
2023-08-08 14:13
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
图像处理
图像缩放
视频拼接
FPGA纯
verilog
实现视频拼接，纯逻辑资源搭建，提供4套工程源码和技术支持
目录1.本方案的实用价值2.总体设计方案3.视频拼接方案算法4.工程1：单路视频输出5.工程2：2路视频拼接输出6.工程3：3路视频拼接输出7.工程4：4路视频拼接输出8.上板调试验证9.福利：工程源码获取1.本方案的实用价值FPGA实现视频拼接是FPGA在图像处理领域的基本应用，如果你的视频是AXIS流，且你的开发板是K7或者zynq之类的高端处理器，可以使用Xilinx官方的videomixe
9527华安
·
2023-08-08 14:43
菜鸟FPGA图像处理专题
图像处理三件套
fpga开发
图像处理
图像叠加
verilog
OV5640
FPGA纯
verilog
代码读写N25Q128A QSPI Flash 提供工程源码和技术支持
目录1、N25Q128A芯片解读2、N25Q128A读写时序3、整体设计思路架构4、
verilog
读写Flash驱动设计5、
verilog
读写Flash控制器设计6、FIFO缓存设计7、串口输出Flash
9527华安
·
2023-08-08 14:43
菜鸟FPGA低速总线专题
fpga开发
N25Q128A
QSPI
FLASH
verilog
FPGA纯
verilog
实现 LZMA 数据压缩，提供工程源码和技术支持
目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGALZMA数据压缩功能和性能4、FPGALZMA数据压缩设计方案输入输出接口描述数据处理流程LZ检索器数据同步LZMA压缩器为输出LZMA压缩流添加文件头5、vivado仿真6、福利：工程代码的获取1、前言说到FPGA的应用，数据压缩算法的硬件加速器无疑是经典应用之一，用FPGA压缩图片、视频、普通数据等都具有并行执行的独特优势，关于FPG
9527华安
·
2023-08-08 14:13
FPGA视频图像编解码
fpga开发
LZMA
verilog
数据压缩
2018-04-27
小兔请客教学目标:1.在实际情境中进一步理解
加减法
的意义,能正确在掌握
加减法
各部分的名称。2.能正确熟练在进行整十数加整十数的
加减法
计算,鼓励算法多样化。3.培养学生运用数学知识解决实际问题的能力。
数学刘国敏
·
2023-08-08 05:32
小学
加减法
数学题自动生成
小学
加减法
题自动生成器A±B=？
Jacob*y
·
2023-08-08 02:48
有趣的cpp
c++
开发语言
幸福
加减法
君子如杨2012-05-2323:59阅读：91假如有一天小潘最终决定落发出家，我想我不会哭，我会对她说：潘，祝福你，只要你的心快乐。~~~~~~手机“嘟……”地在桌子上振动起来，“阳阳，我在九江。”久不联络的小潘发来短信。“在九江？是要来上海么？”“上海可能不去了，我在东林寺。”数月前和小潘在QQ上聊天时她提过东林寺，说一直想到那里去住一段时间，修行。从前认识的居士方阿姨说过，对于礼佛的人来说，
楊麗華
·
2023-08-07 23:17
错误归类 对症下药
小数进退位
加减法
难点就在于小数加减整数。比如8+12.3。有得孩子列成这样子：图片发自App列成这种算法的孩子没有真正理解小数点的作用。
第一等野花
·
2023-08-07 16:19
C 随机出十道
加减法
的练习题并自动批改
#include#include#include#includeintmain(){inta,b,c,d,ch,right,answer;srand(time(NULL));for(inti=0;i<10;i++){a=rand()%10;b=rand()%10;ch=rand()%2+1;switch(ch){case1:printf("%d+%d=\n",a,b);break;//加法case
南─
·
2023-08-07 14:00
c语言
开发语言
通用FIR滤波器的
verilog
实现（内有Lowpass、Hilbert参数生成示例）
众所周知，Matlab中的FilterDesigner可以直接生成FIR滤波器的
verilog
代码，可以方便地生成指定阶数、指定滤波器参数的高通、低通、带通滤波器，生成的
verilog
代码也可以指定输入输出信号的类型和位宽
今朝无言
·
2023-08-07 14:20
数字逻辑
数学
fpga开发
PLL 的
verilog
实现
本文对全数字锁相环的原理进行介绍，随后给出
verilog
实现及仿真。
今朝无言
·
2023-08-07 09:10
数字逻辑
算法
fpga开发
算法
加减法
刚刚我在做30个深蹲时，看到房间里越来越多的东西，忽然想到人生还像是一个
加减法
。在我们小的时候，慢慢长大，逐渐从爬行变为直立行走，这是一道减法。
Spring黎
·
2023-08-07 08:00
IEEE System
Verilog
Chapter13 : Tasks and functions (subroutines)
13.2Overview任务和函数提供了从描述中的几个不同位置执行通用过程的能力。它们还提供了一种将大型过程分解为小型过程的方法，以便更容易地阅读和调试源代码描述。本小节讨论了任务和函数之间的区别，描述了如何定义和调用任务和函数，并给出了每种任务和函数的示例。任务和函数统称为子例程。以下规则将任务与函数区分开来，但在13.4.4中指出的例外情况除外：--函数主体中的语句应以一个仿真时间单位执行；任
一只迷茫的小狗
·
2023-08-07 06:52
Systemverilog
SystemVerilog
System
verilog
类
2、在哪里定义类在System
Verilog
中，可以把类定义在program、module、package中，或者在这些块之外的任何地方。类可以在程序和模块中使用。
一只迷茫的小狗
·
2023-08-07 06:22
Systemverilog
SystemVerilog
System
Verilog
——虚方法的使用
1、使用虚方法目的通过在父类里定义虚方法(taskorfunction)，可以在当父类句柄调用一个方法时候，前提是若是这个句柄指向了子类对象，则调用的方法为子类的方法而不是父类的方法。1.1、实例理解：将子类句柄赋值成父类句柄moduletb_virtual();classTransaction;bit[31:0]src=100;functionvoiddisplay();$display("Tr
一只迷茫的小狗
·
2023-08-07 06:50
Systemverilog
SystemVerilog
[HDLBits] Vector100r
input[99:0]in,output[99:0]out);always@(*)beginfor(inti=0;i<100;i=i+1)out[i]=in[99-i];endendmodule
verilog
向盟约宣誓
·
2023-08-07 05:12
HDLBits
fpga开发
verilog
fpga
Verilator简介与使用
WelcometoVerilator,thefastest
Verilog
/System
Verilog
simulator.Accepts
Verilog
orSystem
Verilog
Performslintcode-qualitychecksCompilesintomultithreadedC
Hwang_shuo
·
2023-08-07 05:18
FPGA
fpga开发
c++
Verilator仿真环境搭建
Verilator简介与使用_Hwang_shuo的博客-CSDN博客Verilator是一种开源的
Verilog
/System
Verilog
仿真器，可用于编译代码以及代码在线检查，Verilator能够读取
papaofdoudou
·
2023-08-07 05:18
Linux
嵌入式系统
处理器ISA
mfc
c++
2020，一个平凡人的期待
在我很小的时候，我不敢想2020是什么样子，曾在我刚学会
加减法
的年纪，我用笔算自己20岁的年份，当我看到2020的时候，我感到诧异，因为我总觉得这个数字好大好遥远，2020应该会是科幻电影里会出现的年份吧
七月猫儿
·
2023-08-07 04:18
计数器—
verilog
目录常规带使能计数器加减计数器环形计数器约翰逊（Johnson）计数器（扭环形计数器）简易秒表低功耗可恢复计数器计数器的介绍计数器是应用最广泛的逻辑部件之一。计数器可以统计输入脉冲的个数，具有计时、计数、分频、定时、产生节拍脉冲等功能。计数器的种类繁多，根据计数器中触发器时钟端的链接方式，分为同步计数器和异步计数器；根据计数方式，分为二进制计数器、十进制计数器和任意进制计数器；根据计数器中的状态变
IC天然居士
·
2023-08-07 03:49
Verilog手撕代码
fpga开发
数字IC经典电路（2）——经典乘法器的实现（乘法器简介及
Verilog
实现）
乘法器简介及
Verilog
实现写在前面的话乘法器分类经典乘法器8bit并行乘法器8bit移位相加乘法器优化后的8bit移位相加乘法器查找表乘法器加法树乘法器booth乘法器wallace树乘法器carry-save
IC_Brother
·
2023-08-07 03:17
数字IC设计
fpga开发
数字IC笔面基础，三大核心代码架构之计数器（计数器设计要素及
Verilog
示例）
计数器设计要素及
Verilog
示例写在前面的话计数器设计要素计数器设计示例加法计数器减法计数器带使能标志计数器格雷码计数器环形计数器Johnson计数器Ripple计数器（低功耗计数器的一种）BCD计数器总结写在前面的话计数器设计是数字
IC_Brother
·
2023-08-07 03:46
数字IC设计
架构
fpga开发
基于FPGA的音乐播放器
Verilog
开发
部分参考代码(末尾附文件)moduleDianZiQin(inputclk,inputreset_n,inputplay_set,inputchange_set,inputstop_set,input[3:0]key_in_y,output[3:0]key_out_x,outputalarm,output[5:0]sm_cs,output[7:0]sm_db);reg[11:0]clk_100us
weixin_46018688
·
2023-08-07 00:33
FPGA中
Verilog
的单首音乐播放器代码，简洁易懂
利用数控分频器设计硬件乐曲演奏电路，利用蜂鸣器播放《我和我的祖国》分频器模块：modulediv(iclk_50,rst,addr,clk_4);inputiclk_50;inputrst;output[8:0]addr;outputclk_4;regclk_4;reg[8:0]addr;reg[31:0]count_4;always@(posedgeiclk_50ornegedgerst)beg
泰西颖
·
2023-08-07 00:02
fpga开发
verilog
【Xilinx IP调用】FIFO IP 核介绍及用
Verilog
进行读写实验
目录FIFO简介FIFO分类FIFO信号解释实验任务实验框图创建工程添加IP并配置设计文件写FIFO模块读FIFO模块顶层模块管脚时钟约束验证功能写FIFO部分读FIFO部分FIFO简介FIFO的英文全称是FirstInFirstOut，即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递，比如D
Linest-5
·
2023-08-06 22:19
Vivado
#
常见
IP
fpga开发
Vivado
FIFO
IP
嵌入式
DSP定点数的计算规则和示例
目录1.Q/S表示法的数值范围2.定点化
加减法
计算规则2.1防溢出处理3.定点化乘法计算规则3.1推算4.定点化除法计算规则4.1推算5.程序代码中如何确定Q值6.浮点转定点计算示例1.Q/S表示法的数值范围
渣渣小码
·
2023-08-06 14:48
语音信号处理
算法
《高效学习法》之~是什么怕你孩子丧失了学习主动性
朋友有一个孩子，聪明可爱，从小就展现了学习的天赋，6岁以前就能背唐诗宋词、100以内的
加减法
那是更加厉害。可是你们想象就是这样的孩子，居然会从11岁开始逃学，到现在已经开始辍学两年了吗？
沈颖ying
·
2023-08-06 14:26
洋葱微课视频人教版五年级上册数学小数乘整数教学设计
【教材分析】小数乘整数是在学生学习了整数乘法小数
加减法
的基础上进行教学的，是小数乘法的起始课。
助教王斌
·
2023-08-06 09:01
2021-05-03
作为幼教行业面对孩子家庭及性格都是不一祥的，以前大部分家长要求就是我的孩子能认识多少字，学习多少以内的
加减法
。
ef5f9a234e9b
·
2023-08-06 08:32
(
Verilog
) 阻塞型和非阻塞型的assign语句
Forhardwaresynthesis,therearetwotypesofalwaysblocksthatarerelevant:Combinational:always@(*)Clocked:always@(posedgeclk)Clockedalwaysblockscreateablobofcombinationallogicjustlikecombinationalalwaysblock
向盟约宣誓
·
2023-08-06 08:57
fpga
fpga开发
verilog
fpga
(
Verilog
) wire和reg，以及always
Forcombinationalalwaysblocks,alwaysuseasensitivitylistof(*).Explicitlylistingoutthesignalsiserror-prone(ifyoumissone),andisignoredforhardwaresynthesis.Ifyouexplicitlyspecifythesensitivitylistandmissas
向盟约宣誓
·
2023-08-06 08:27
fpga
fpga开发
verilog
fpga
Verilog
学习记录-自用
always语句块一定条件写完整，否则电平触发，综合生成锁存器task不可综合，主要用于仿真/验证大部分都是并行执行的，只有beginend块中阻塞语句是串行if-else和case的区别if-else面积小，但时延（执行时间）大case面积大，但delay小（会被转换为查找表lookuptable）
克莱默申克
·
2023-08-06 03:25
杂
数字电路
Verilog
绘本讲师训练营【23期】20/21阅读原创《 谁偷了包子》
但其实对于开始学习十以内
加减法
的小朋友，是很好的数学功能绘本。绘本中被偷走的包子数量都是十以内数字，而且为了让孩子对数字更敏感，所有数字都使用了阿拉伯数字，当读包子被偷走时，我们可
圆圆_b982
·
2023-08-06 03:15
上一页
48
49
50
51
52
53
54
55
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他