E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
解释器模式-自定义语言的实现
例如，我们想实现简单的
加减法
接收器，只需输入一个表达式，它就能计算出表达式结果。比如输入字符串：“2+4-1+4-5”,计算机输出4。
黄名富
·
2023-08-05 19:05
设计模式的艺术
java
算法
开发语言
解释器模式
设计模式
2019-3-18
今天我们数学课学的是一数到100，还有100以内的
加减法
。今天我们语文课学的是怎么都快乐。还学了怎么查字典，我还学会了音序表和大写的字母。
田博学
·
2023-08-05 18:15
FPGA实现NIC 10G UDP协议栈网卡，纯
verilog
代码编写，提供工程源码和技术支持
目录1、前言2、我这里已有的UDP方案3、10G网卡基本性能简介4、详细设计方案接口概述PCIeHIPDMAIFAXI总线接口时钟同步处理TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHY流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言网络接口控制器（NIC）是计算机与网络进行交互的网关。
9527华安
·
2023-08-05 13:03
菜鸟FPGA以太网专题
fpga开发
udp
网络协议
NIC
verilog
网卡
FPGA实现NIC 25G UDP协议栈网卡，纯
verilog
代码编写，提供工程源码和技术支持
目录1、前言2、我这里已有的UDP方案3、本25G/100G网卡基本性能简介4、详细设计方案接口概述PCIeHIPDMAIFAXI总线接口时钟同步处理TXQ和RXQ队列TXCQ和RXCQ队列完成EQMAC+PHY流水线队列管理发送调度程序端口和接口数据路径以及发送和接收引擎分段内存接口5、vivado工程详解6、上板调试验证7、福利：工程代码的获取1、前言网络接口控制器（NIC）是计算机与网络进行
9527华安
·
2023-08-05 13:33
菜鸟FPGA
PCIE通信专题
菜鸟FPGA以太网专题
fpga开发
udp
NIC
网卡
25G网卡
FPGA纯
verilog
实现Gzip数据压缩deflate算法，提供工程源码和技术支持
目录1、前言2、我这儿已有的FPGA压缩算法方案3、FPGAGzip数据压缩功能和性能4、FPGAGzip数据压缩设计方案输入输出接口描述数据处理流程LZ77压缩器哈夫曼编码输出缓存数据输出说明特殊说明5、vivado仿真6、vivado工程7、上板调试验证FPGA开发板测试本zip算法对比于评估8、福利：工程代码的获取1、前言说到FPGA的应用，数据压缩算法的硬件加速器无疑是经典应用之一，用FP
9527华安
·
2023-08-05 13:02
FPGA视频图像编解码
fpga开发
zip
verilog
数据压缩
设计一个Glitch Free的时钟切换电路
如题，时钟切换的具体要求如下 用
Verilog
实现glitchfree时钟切换电路。输入sel，clka，clkb，sel为1输出clka，sel为0输出clkb。
邶风，
·
2023-08-05 13:13
FPGA面试
fpga开发
牛客网
Verilog
刷题——VL52
牛客网
Verilog
刷题——VL52题目答案题目 请编写一个十进制计数器模块，当mode信号为1，计数器输出信号递增，当mode信号为0，计数器输出信号递减。每次到达0，给出指示信号zero。
锅巴不加盐
·
2023-08-05 12:05
牛客刷题
fpga开发
Verilog
《20以内的退位减法》教学反思
20以内的退位减法，是在学习了10以内的
加减法
和20以内的加法的基础上进行的教学。因为学生们有了以前学习的基础，所以学生会用自己的方法计算出得数。
任卡利
·
2023-08-05 11:23
4选1多路选择器的
Verilog
描述及仿真
真值表符号
Verilog
描述①采用case语句描述moduledata_selector41(sel,in,out);input[1:0]sel;input[3:0]in;outputout;regout
我不叫施展诶
·
2023-08-05 11:11
Verilog
编程
verilog
Java,Springboot 实现算法验证码
加减法
图形验证码，Kaptcha 实现
加减法
验证码
最近在做一个
加减法
验证码，记录下实现的过程。
Peppa_6dad
·
2023-08-05 11:27
Linux权限修改命令学习
other权限改为rwx，rwx，rw-
加减法
：u/g/o+/-/=r/w/xchmodg+w123将123文件的gr
小杨小杨不吃香菜
·
2023-08-05 08:19
linux基础
linux
System
Verilog
scheduler
文章目录简介调度器simulationregionPreponedregionActiveregionInactiveregionNBA(Non-blockingAssignmentEventsregion)ObservedregionReactiveregionRe-InactiveEventsregionRe-NBARegionPostponedRegionPLIregion:Pre-acti
wjx5210
·
2023-08-04 19:36
IC
IC
2020年DAJIANG秋招IC设计笔试题
2021届大疆校招IC芯片开发工程师笔试题【多选题】以下哪些变化会存在功耗消耗：（ABC）【A】只有数据信号翻转【B】只有复位信号翻转【C】只有时钟信号翻转【D】所有信号都不翻转
Verilog
中，a=1
一条摸水鱼
·
2023-08-04 18:51
跨时钟域握手信号的实现（
Verilog
）
方法使用握手信号是在两个不同域之间传输数据的有效方式，如下图所示：使用握手信号xack和yreq，系统X发给系统Y，下面是使用握手信号传输数据的例子：1）发送器系统X将数据放到数据总线上并发出xreq请求信号，表示有效数据已经发送到接收器系统Y的数据总线上2）把xreq信号同步到接收器的时钟域yclk上。3）接收器在识别xreq同步信号yreq2后，锁存数据总线上的信号4）接收器发出确认信号yac
IC2ICU
·
2023-08-04 16:54
verilog实战
fpga开发
数字设计
verilog
实现I2C控制器 （小梅哥思路）----详细解析
i2c_bit_shift模块框图如下所示输入输出信号：整体的思路如下：通过输入的命令组合，完成一次8字节数据的传输。定义了6种命令，WR写数据请求（6’b000_001）STA起始位请求(6’b000_010)RD读数据请求(6’b000_100)STO停止位请求（6’b001_000）ACK应答位请求(6’b010_000)NACK无应答请求（6‘b100_000）采用了状态机里面套用序列机的
IC2ICU
·
2023-08-04 16:24
verilog实战
fpga开发
Verilog
实现冒泡法排序（可配置数据的数目和位宽）
1冒泡排序冒泡排序（BubbleSort）也是一种简单直观的排序算法。它重复地走访过要排序的数列，一次比较两个元素，如果他们的顺序错误就把他们交换过来。走访数列的工作是重复地进行直到没有再需要交换，也就是说该数列已经排序完成。这个算法的名字由来是因为越小的元素会经由交换慢慢"浮"到数列的顶端。作为最简单的排序算法之一，冒泡排序给我的感觉就像Abandon在单词书里出现的感觉一样，每次都在第一页第一
IC2ICU
·
2023-08-04 16:24
verilog实战
fpga开发
排序算法
算法
system
verilog
学习 ----队列
队列队列是一头取另一头存的数据结构，符合先进先出的顺序。队列像一个动态数组一样，队列长度可以增加或者减小，同时也支持在任意位置增加和移除元素。队列声明和unpacked数组是类似的，只是需要使用$符号来确定数组的大小。在队列中，下标0表示第一个元素，$表示最后一个entry。可以指定队列的长度，也可以不指定队列的长度。bitqueue_1[$];//queueofbits(unboundqueue
IC2ICU
·
2023-08-04 16:24
systemverilog学习
学习
数据结构
Verilog
基础（一）——数据类型、运算符
Verilog
基础（一）——数据类型、运算符1.数据类型1.1常量1.2参数1.3传参示例1.4变量1.4.1Wire型1.4.2Reg型1.4.3Memory型2.运算符2.1赋值运算符2.1.1阻塞赋值运算符
BIGMAC_1017
·
2023-08-04 16:21
FPGA
verilog
fpga
【数字IC】从零开始的
Verilog
UART设计
从零开始的UART协议设计一、写在前面1.1协议标准1.2数字IC组件代码二、设计要求三、模块划分四、全局参数五、整体结构六、波特率生成器6.1设计文件6.2仿真文件6.3仿真结果七、发送模块7.1发射模块状态机跳变7.2设计文件7.3仿真文件7.4仿真结果八、接收模块8.1接收模块状态机跳变8.2设计文件8.3仿真文件8.4仿真结果九、TOP模块9.1设计文件9.2仿真文件9.3仿真结果十、本设
张江打工人
·
2023-08-04 16:50
#
UART协议
fpga开发
verilog
芯片
fpga
硬件架构
Verilog
语法（二）——运算符
Verilog
HDL中支持多种运算符，包括算术运算符、比较运算符、逻辑运算符、位运算符等等。以下是一些常用的运算符及其用法。算术运算符
Verilog
中的算术运算符包括加法、减法、乘法、除法、取模等。
kyle_ic
·
2023-08-04 16:20
DIC
Verilog
fpga开发
硬件架构
2.3
Verilog
HDL运算符
运算符1算术运算符2逻辑运算符3按位运算符4关系运算符5等式运算符6缩减运算符7移位运算符8条件运算符和拼接运算符8.1条件运算符8.2拼接运算符9运算符的优先级1算术运算符注意：在进行整数的除法运算时，结果要略去小数部分，只取整数部分；而进行取模运算时（%，亦称作求余运算符）结果的符号位采用模运算符中第一个操作数的符号。例如，-10%3结果-1，11%-3结果为2。在进行算术运算时，如果某
weixin_42454243
·
2023-08-04 16:49
FPGA基础
硬件工程
Verilog
学习笔记（三）-- 数字电路的逻辑运算
文章目录前言一、基本运算的真值表二.算数运算2.1加减乘除2.2常数位移三.关系操作3.1关系操作四.位拼接与选取4.1拼接4.2数据对齐要处理4.3数据选择前言一、基本运算的真值表标量运算的逻辑运算（与或非）有以下几种：1.逻辑取反(!):对1个操作数进行逻辑取反,如果这个操作数为0,则结果为1;如果这个操作数不为0,则结果为0。2.逻辑与(&&):对2个操作数进行逻辑与,如果两者同为1或同不为
知之至知
·
2023-08-04 16:49
FPGA学习笔记
fpga
verilog
EGO1—实现8选1的数据选择器74HC151
（必须）使用软件：Vivado开发板：EGO1采用XilinxArtix-7系列XC7A35T-1CSG324CFPGA74HC151151及其功能真值表代码实现1.
verilog
代码`timescale1ns
unique_ZRF
·
2023-08-04 16:18
FPGA
fpga开发
Verilog
语法基础04--运算符
Verilog
中的操作符按照功能可以分为下述类型：1、算术运算符2、关系运算符3、逻辑运算符4、条件运算符5、位运算符6、移位运算符7、拼接运算符算术运算符：符号使用方法说明+a+ba加上b-a-ba减去
s375527511
·
2023-08-04 16:47
FPGA
fpga开发
Verilog
HDL 阻塞和非阻塞赋值的理解(2)
Verilog
HDL阻塞和非阻塞赋值的理解(2)阻塞和非阻塞赋值的语言结构是
Verilog
语言中最难理解概念之一。
ShareWow丶
·
2023-08-04 16:47
#
Verilog
HDL语言及设计
VerilogHDL
阻塞赋值
非阻塞赋值
FPGA
加法器、半加器、全加器、超前进位加法器
设加数（输入端）为A、B；和为S；向高位的进位为Ci+1逻辑表达式：
verilog
数据流级描述：//半加
不遗余力
·
2023-08-04 16:17
FPGA
fpga开发
Verilog
实现流水灯
3.6、测试文件3.7、上板验证4、总结1、实验平台软件：PC、QuartusPrime18.1、Modelsim10.5b硬件：AlteraFPGA开发板（EP4CE6E22F17C8）2、实验目的编写
Verilog
HDL
青柠Miya
·
2023-08-04 16:46
FPGA学习
fpga开发
verilog设计
verilog
设计抢答器【附源码】
抢答器设计1、实验平台2、实验目的2.1、实验内容3、实验流程3.1、实验原理3.2、系统架构3.3、子功能模块设计3.3.1、中央控制模块模块框图信号定义设计文件3.3.2、数码管驱动模块设计文件3.3.3LED驱动模块3.3.4、按键消抖模块3.4仿真验证3.4、板级验证3.4.1、顶层文件4、总结1、实验平台软件：PC、QuartusPrime18.1、Modelsim10.5b硬件：Alt
青柠Miya
·
2023-08-04 16:46
FPGA学习
fpga开发
Verilog
抢答器
【数字IC/FPGA】UART的
Verilog
实现
UART通用异步收发器(UniversalAsynchronousReceiver／Transmitter，UART)可以和各种标准串行接口，如RS232和RS485等进行全双工异步通信，具有传输距离远、成本低、可靠性高等优点。一般UART由专用芯片如8250，16450来实现，但专用芯片引脚都较多，内含许多辅助功能，在实际使用时往往只需要用到UART的基本功能，使用专用芯片会造成资源浪费和成本提
FPGA硅农
·
2023-08-04 16:15
FPGA
数字IC设计
fpga开发
数字IC设计
UART 串口收发模块设计及
Verilog
实现
1.1UART协议层1.2.1UART的帧格式1.2.2UART的波特率1.2UART物理层1.3.1物理连接1.3.2接口标准1.3.3硬件设计1.USB转串口电路2.RS232转串口电路二、UART设计及
Verilog
qq_24287711
·
2023-08-04 16:43
数字IC设计
fpga开发
基于
verilog
的uart协议实现
目录1、理论介绍2、架构设计3、代码设计一、发送模块代码二、接收代码设计三、顶层模块设计四、测试代码4、仿真实验1、理论介绍uart：通用异步收发传输器（UniversalAsynchronousReceiver/Transmitter)，是一种串行的收发方式，由于没有时钟，因此需要双方约定好传输的速率，以及起始和停止，为了保证数据的可靠传输，还需要使用校验位。uart协议如图图1uart协议在协
Annotater
·
2023-08-04 16:09
verilog
【
Verilog
】UART异步串口的
verilog
实现
目录一、UART介绍二、
Verilog
代码2.1TOP2.2发送模块2.3接收模块一、UART介绍UART是一种采用异步串行通信方式的通用异步收发传输器（universalasynchronousreceiver-transmitter
子墨祭
·
2023-08-04 16:08
Verilog
FPGA接口篇
fpga开发
（138）
Verilog
[UART发送]
（138）
Verilog
[UART发送]1本节目录1.1本节目录1.2
Verilog
介绍1.3
Verilog
[UART发送]1.4结束语2
Verilog
介绍第一，
Verilog
HDL是一种硬件描述语言（
宁静致远dream
·
2023-08-04 16:07
零基础数字IC设计
fpga开发
verilog
运算符
运算符和表达式算数运算符算数运算符说明+加-减*乘/除%求模进行整数除法运算时，结果值略去小数部分，只取整数部分；%称为求模（或求余）运算符，要求%两侧均为整型数据；求模运算结果值得符号位取第一个操作数的符号位；进行算数运算时，若操作数位不定值X，则整个结果也为xeg：x+a=x；定义一个a，b都是[1:0]两位的，b是1，c是6a=b+ca=7但是换算成二进制111但是a是两位的二进制，故a为1
大风起于云兮
·
2023-08-04 16:04
芯片验证
fpga开发
verilog
基础运算——拼接运算、全加器、阻塞与非阻塞、D触发器、移位寄存器、8-3编码器、3-8解码器等
verilog
基础运算与FPGA中LUT的理解1、
verilog
位拼接运算符位拼接运算符定义和tb仿真2、三人表决器确定输入输出以及真值表根据真值表写出输出表达式根据表达式得到逻辑电路图3、半加器半加器是对两个一位二进制数进行相加
Fighting_XH
·
2023-08-04 16:34
FPGA基础
modelsim仿真
verilog
fpga开发
硬件
数电第七周实验：从全加器到四位串行进位加法器
Verilog
:题目：设计一个全加器，并用该全加器实现4位串行进位加法器。(拓展：用七段数码管显示两个加数，按键显示相加的结果。)要求：2.用
Verilog
HDL实现并在FPGA开发板上验证。
Enoshima
·
2023-08-04 16:04
verilog
UART的
verilog
实现
1串口的协议串口的全称是通用异步收发传输器，主要用于数据间的串行传递，是一种全双工传输模式。它在发送数据时将并行的数据转换成串行数据来传输，在接收数据时，将收到的串行数据转化为并行数据。uart在发送或者接收过程中的一帧数据由4部分组成，包括起始位、数据位、奇偶校验位和停止位。其中起始位标志着一帧数据的开始，停止位标志着一帧数据的结束。数据位是一帧数据中的有效数据，校验位可以分为奇校验还是偶校验。
IC2ICU
·
2023-08-04 16:02
verilog实战
fpga开发
单片机
嵌入式硬件
FPGA实现二进制转BCD码
二进制码表示一个十进制码例如，432（d）=0100-0011-0010（bcd）这里具体的判断方法为：（满5）加3法二进制位宽为W，则BCD位宽只需要（W+(W-4)/3+1）位2、参考链接FPGA
Verilog
青柠Miya
·
2023-08-04 16:01
FPGA学习
fpga开发
算法
bcd实现
【FPGA】
Verilog
：模块化组合逻辑电路设计 | 半加器 | 全加器 | 串行加法器 | 子模块 | 主模块
前言：本章内容主要是演示Vivado下利用
Verilog
语言进行电路设计、仿真、综合和下载示例：加法器功能特性：采用XilinxArtix-7XC7A35T芯片配置方式：USB-JTAG/SPIFlash
流继承
·
2023-08-04 16:01
FPGA玩板子
fpga开发
Verilog
Verilog
常用运算符及表达式
本文详细介绍了
Verilog
常用的运算符和表达式，特别是分享了处理“计算位宽溢出”和“负数”的可行方式，帮助读者更加轻松地理解和掌握
Verilog
语言的运算符。
FPGA狂飙
·
2023-08-04 16:31
FPGA
fpga开发
fpga
verilog
fpga/cpld
HDL
牛客网
Verilog
刷题——VL47
牛客网
Verilog
刷题——VL47题目答案题目 实现4bit位宽的格雷码计数器。
锅巴不加盐
·
2023-08-04 08:22
牛客刷题
fpga开发
Verilog
格雷码计数器
system
verilog
中的参数传递——ref、input、output
1、静态数组作为参数System
Verilog
中的静态数组、动态数组、队列都是用一块内存存放，而他们的名字作为该内存的地址，这点和c一致，但sv中没有指针的概念。
一只迷茫的小狗
·
2023-08-04 07:18
Systemverilog
SystemVerilog
System
Verilog
数组参数传递及引用方法总结
一、将常数数组传递给task/function如下面的程序，将一个常数数组传递给functionmodulemy_array_test();functionarray_test(intarray[4]);foreach(array[i])begin$display("array[%0d]=%0d",i,array[i]);endendfunctioninitialbeginarray_test('
一只迷茫的小狗
·
2023-08-04 07:16
Systemverilog
SystemVerilog
数据结构----线性结构--异或
小数没有相等的概念，所以小数判断是否相同都是进行相减判断2.找一堆数中只出现一次（奇数次）的数字前提：最多有两个只出现一次（奇数次）的数字3.内存清零自己异或自己4.交换不用第三个变量进行交换的方法//
加减法
程序小白的code之路（记录分享）
·
2023-08-04 03:32
数据结构
数据结构
牛客网
Verilog
刷题——VL41
牛客网
Verilog
刷题——VL41题目答案题目 请设计一个可以实现任意小数分频的时钟分频器，比如说8.7分频的时钟信号，注意rst为低电平复位。
锅巴不加盐
·
2023-08-04 01:48
牛客刷题
fpga开发
Verilog
任意小数分频
Verilog
HDL可综合与不可综合语法
文章目录一、可综合的语法子集1.1模块声明类1.2端口声明1.3parameter1.4内部信号wire，reg1.5循环语句for1.6assign语句1.7always进程块1.8运算操作符1.9赋值符号=（阻塞）、<=（非阻塞）二、不可综合的语法子集2.1所有工具都不支持的结构2.2有些工具支持有些工具不支持的结构硬件描述语言（HDL）是用来描述数字电路和设计数字逻辑系统的语言。Verilo
cjx_csdn
·
2023-08-04 01:46
verilog
fpga
Verilog
寄存器电路描述（异步复位、异步置位等）
寄存器电路的
Verilog
描述方式一、最基本的寄存器二、异步复位寄存器三、异步置位寄存器四、既有异步复位又有异步置位五、同步使能寄存器寄存器是时序逻辑设计的核心。
cjx_csdn
·
2023-08-04 01:46
fpga开发
单片机
嵌入式硬件
Xilinx SecureIP使用
最近用到xilinx公司的iserdese2ip，在xilinx安装目录下的unisims文件夹下有该IP的功能模型文件，用nc
verilog
仿真的时候提示找不到B_ISERDESE2模块，经查B_ISERDESE2
fanjicong
·
2023-08-03 19:13
数电与
Verilog
基础知识之同步和异步、同步复位与异步复位
同步和异步是两种不同的处理方式，它们的区别主要在于是否需要等待结果。同步是指一个任务在执行过程中，必须等待上一个任务完成后才能继续执行下一个任务；异步是指一个任务在执行过程中，不需要等待上一个任务完成，可以同时执行多个任务。同步和异步的优缺点取决于具体的应用场景，一般来说，同步更容易理解和实现，但效率较低；异步更难理解和实现，但效率较高。举个例子，假设你要做一道菜，需要先切菜，再炒菜。如果你采用同
管二狗赶快去工作！
·
2023-08-03 17:46
数电与Verilog
fpga开发
Verilog
寄存器设计
任务描述本关任务：编写一个异步清零带写使能端的32位寄存器。相关知识CPU内的隐含寄存器是一些特殊的寄存器,对用户是不可用的,专供控制器使用。在指令执行过程中，由硬件自动控制这些寄存器。包括程序计数器PC、指令寄存器IR、程序状态字PSW、存储器地址寄存器MAR、存储器数据寄存器MDR等。其中：指令寄存器IR:用来存放当前正在执行的指令代码。程序计数器PC:也称为指令指针,用来指示将要执行的下一条
SY_XLR
·
2023-08-03 15:35
Verilog
fpga开发
上一页
49
50
51
52
53
54
55
56
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他