E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
system
verilog
中automatic的用法
verilog
在20世纪80年代被创建的时，最初的目的用来描述硬件。**因此语言中的所有对象都是静态分配的。**特别是，子程序参数和局部变量是被存放在固定位置的，而不像其他编程语言那样存放在堆栈区里。
Alfred.HOO
·
2023-08-28 12:24
SystemVerilog
systemverilog
System
verilog
中 program 和 module 的区别
1、module和program相似之处1.和module相同，program也可以定义0个或多个输入、输出、双向端口。2.一个program块内部可以包含0个或多个initial块、generate块、specparam语句、连续赋值语句、并发断言、timeunit声明。3.在program块中数据类型、数据声明、函数和任务的定义均与module块类似。4.一个设计中可以包含多个program块
一只迷茫的小狗
·
2023-08-28 12:24
Systemverilog
Systemverilog
基于飞腾芯片的设计与调试入门指导
FPGA大家都知道，可以通过
Verilog
或者VHDL等硬件编程语言实现硬件功能。比如，我要实现一个SPI控制8个LED灯的功能，可能从市面上找这种功能的芯片是没有
乌拉大喵喵
·
2023-08-28 09:23
飞腾
飞腾
自主可控
D2000
FT-2000/4
飞腾主板
#system
verilog
# 之 event region 和 timeslot 仿真调度（七）Active/NBA 咋跳转的？
目录一目的二案例分析2.1先Active域，后NBA域2.2先Active域，后NBA域，后NBA域
那么菜
·
2023-08-28 09:52
SystemVerilog
语言编程
systemverilog
仿真调度
03 事务隔离：为什么你改了我还看不见
转账的过程具体到程序里会有一系列的操作，比如查询余额、做
加减法
、更新余额等，这些操作必须保证是一体的，不然等程序查询完成之后，还没做
加减法
之前，你这100块钱，完全可以借着这个时间差在查一次，然后再给另一个朋友转账
lucky9322
·
2023-08-28 02:19
一年级数学下册《总复习》教学设计
教材分析总复习包括本册所学的所有主要内容，即100以内数的认识、读写与比较，100以内数的
加减法
，观察物体和认识平面图形。
FengFeng羽竹平
·
2023-08-28 02:02
2020-11-17,乘法分配律教学设计4
乘法分配律教学设计4有关思考：乘法分配律沟通了乘法与
加减法
的联系，是一种重要的数学模型，也是学生最难理解和掌握的“运算律”。
大雁南飞
·
2023-08-28 00:01
system
verilog
之program与module的区别
为避免仿真和设计竞争问题(racecondition)，system
verilog
中引入了program的概念。
一只迷茫的小狗
·
2023-08-27 09:52
Systemverilog
fpga开发
System
Verilog
中的Program的学习笔记
1、System
Verilog
中的Program的作用？将验证部分与设计部分进行隔离（实现方式就是将软件验证部分放置program中）2、System
Verilog
中的Program结束方式？
一只迷茫的小狗
·
2023-08-27 09:51
Systemverilog
Systemverilog
心有多大，舞台就有多大
图片发自App参加了拓思机构《加法与减法》第四期微信读书会，已经有六周的时间，学习了本书的四部分中第一部分团队关系，十六个
加减法
中的六个，团队关系是团队的基石。
rain_邹宇
·
2023-08-27 00:30
七年级暑假火箭班课堂笔记和课堂点滴 - 8月3日
.......大合照孩子们七年级暑假合照7月20日第一天认真写题中绝对值相反数等几何意义绝对值与细节处理去绝对值，范围有理数有理数的
加减法
整式基本概念，整式，代数式整式
加减法
合并同类项考试中考试分析卷子中助教老师在一对一给冀鹏讲解题目认真听写中老师在授课认真听课单独指导中试卷讲解中新课学习中看看晔华同学
杨进_a916
·
2023-08-26 18:27
抄错数字
最近我们学习“小数的
加减法
”学生们的不同问题就暴露出来了，有个别几个学生经常性的抄错数字，甚至六道计算题中有三道都是因为抄错数字导致的错误，到底是什么原因导致他们总是看错、写错呢？
L晓蓓
·
2023-08-26 16:03
基于FPGA的Lorenz混沌系统
verilog
开发,含testbench和matlab辅助测试程序
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将vivado的仿真结果导入到matlab显示三维混沌效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序testbench如下所示：`timescale1ns/1ps////Company://Engineer:////CreateDate:
简简单单做算法
·
2023-08-26 16:47
Verilog算法开发
#
通信工程
fpga开发
Lorenz混沌
verilog
modelsim se 10.5安装教程
modelsimse10.5安装教程简介modelsim10.5是由mentorgraphics公司推出的一款具备强大的仿真性能与调试能力的HDL设计验证环境，也是唯一的单内核支持VHDL和
Verilog
呓语煮酒
·
2023-08-26 08:23
Modelsim
Altera
Modelsim
FPGA纯
verilog
手写HDMI发送IP 提供源码和技术支持
目录1、前言2、设计思路和框架TMDS编码算法OSERDESE串并转换3、顶层源码和IP封装4、源码和IP获取1、前言本设计使用Xilinx原语和自己手写的代码实现了HDMI发送功能，纯
verilog
手写
9527华安
·
2023-08-26 08:29
菜鸟FPGA图像处理专题
fpga开发
HDMI
verilog
IP
【接口时序】QSPI Flash的原理与QSPI时序的
Verilog
实现
转载于：http://www.cnblogs.com/liujinggang/p/9651170.html一、软件平台与硬件平台软件平台：1、操作系统：Windows-8.12、开发套件：ISE14.73、仿真工具：ModelSim-10.4-SE4、Matlab版本：Matlab2014b/Matlab2016a硬件平台：1、FPGA型号：Xilinx公司的XC6SLX45-2CSG3242、F
うちは止水
·
2023-08-26 05:18
通信协议
【FPGA】FPGA入门 —— 基本开发流程
FPGA入门1.FPGA入门2.FPGA开发流程3.二选一多路器-快速熟悉开发环境及流程1.FPGA入门快速上手
verilog
语法状态机，线性序列机FPGA常见的设计方法自己写代码，下载代码进行使用，使用厂家
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
【FPGA】
verilog
语法的学习与应用 —— 位操作 | 参数化设计
【FPGA】
verilog
语法的学习与应用——位操作|参数化设计学习新语法，争做新青年计数器实验升级，让8个LED灯每个0.5s的速率循环闪烁，流水灯ahh好久不见~去年光这个就把我折磨够呛。。
浮光 掠影
·
2023-08-26 02:00
FPGA
fpga开发
学习
书生与妖精(一)
妖精:书生，你知道为什么我喜欢算20以内的
加减法
么？书生:不知道，为什么呢？妖精:因为我的手和脚加起来，有20个指头，多一个我都数不过来，笑。
老马说
·
2023-08-25 21:10
Verilog
实现超声波测距
Verilog
实现超声波测距教学视频：https://www.bilibili.com/video/BV1Ve411x75W?
灵风_Brend
·
2023-08-25 20:38
Verilog语法学习
fpga开发
学习
Verilog
实现状态机自动售卖机
Verilog
实现状态机自动售卖机教学视频：https://www.bilibili.com/video/BV1Ve411x75W?
灵风_Brend
·
2023-08-25 20:05
Verilog语法学习
fpga开发
学习
Verilog
基础语法（题目）
Verilog
基础语法（题目）**本内容来自牛客网
Verilog
基础语法**1、四选一多路器制作一个四选一的多路选择器，要求输出定义上为线网类型状态转换：d011d110d201d300信号示意图：波形示意图
二炮
·
2023-08-25 18:32
Verilog
FPGA
fpga开发
FPGA的秒表设计案例(
verilog
实现)
秒表设计案例案例1：秒表0案例2：秒表1案例3：秒表2案例1：秒表0实现功能：1位数码管实现0~9计数。实验现象：第1秒：1位数码管显示0，第2秒：1位数码管显示1，第3秒：1位数码管显示2，第4秒：1位数码管显示3，第5秒：1位数码管显示4，第6秒：1位数码管显示5，第7秒：1位数码管显示6，第8秒：1位数码管显示7，第9秒：1位数码管显示8，第10秒：1位数码管显示9，……10s一个周期，重复
Alice的博客
·
2023-08-25 17:35
Verilog
HDL
verilog
HDLBits-
Verilog
学习记录 |
Verilog
Language-Vectors
文章目录11.vectors|vector012.vectorsinmoredetail|vector113.Vectorpartselect|Vector214.Bitwiseoperators|Vectorgates15.Four-inputgates|Gates416.Vectorconcatenationoperator|Vector317.Vectorreversal1|Vectorr1
Time木0101
·
2023-08-25 15:32
IC学习
#
Verilog学习
#
IC设计学习
学习
verilog
ic设计
芯片设计
牛客网
Verilog
刷题 | 入门特别版本
文章目录1、VL1输出12、VL2wire连线3、VL3多wire连接4、VL4反相器5、VL5与门6、VL6NOR门7、VL7XOR门8、VL8逻辑运算10、VL10逻辑运算211、VL11多位信号12、VL12信号顺序调整13、VL13位运算与逻辑运算14、VL14对信号按位操作15、VL15信号级联合并16、VL16信号反转输出17、VL17三元操作符1、VL1输出1描述构建一个没有输入和一
Time木0101
·
2023-08-25 15:32
IC学习
#
IC设计学习
#
Verilog学习
牛客网
IC设计
verilog
芯片设计
HDLBits-
Verilog
Language-Modules:Hierarchy(模块：层次结构)
目录Moduleshift8Moduleshift8Thisexerciseisanextensionofmodule_shift.Insteadofmoduleportsbeingonlysinglepins,wenowhavemoduleswithvectorsasports,towhichyouwillattachwirevectorsinsteadofplainwires.Likeever
我叫夏满满
·
2023-08-25 15:02
verilog
HDLBits-
Verilog
学习记录 |
Verilog
Language-Modules（1）
文章目录20.Module21.Connectingportsbyposition|Moudlepos22.Connectingportsbyname|Modulename23.Threemodules|Moduleshift24.Modulesandvectors|Moduleshift820.Modulepractice:Youmayconnectsignalstothemodulebypor
Time木0101
·
2023-08-25 15:01
IC学习
#
Verilog学习
#
IC设计学习
学习
IC设计
Verilog
芯片设计
【【
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL 实现】】
Verilog
典型电路设计之CORDIC算法的
Verilog
HDL实现典型电路设计之CORDIC算法的
Verilog
HDL实现坐标旋转数字计算机CORDIC(CoordinateRotationDigitalComputer
ZxsLoves
·
2023-08-25 13:49
Verilog学习系列
算法
fpga开发
【【
Verilog
典型电路设计之log函数的
Verilog
HDL设计】】
Verilog
典型电路设计之log函数的
Verilog
HDL设计log函数是一种典型的单目计算函数，与其相应的还有指数函数、三角函数等。
ZxsLoves
·
2023-08-25 13:45
Verilog学习系列
fpga开发
模电基础学习
电路设计好比老中医，学会一个套路就可以用一辈子，因为电路设计是基于物理学原理一直都没有变化过，现在最常用的芯片设计，硬件电路描述语言
verilog
是上个世纪80年代的语言。电流什么是电流？
lune_one
·
2023-08-25 12:02
模电数电电路基础
模电
第五十篇
数学
加减法
，语文拼音都接触了。真正上小学才发现孩子认字太少。识字少，读题困难，阅读也就不行。以前也知道这问题，但是没能很好的去解决问题。自从写亲子日志我发现，很多问题首先要从态度开始。
4fe25f68ab05
·
2023-08-25 11:36
VScode中写
Verilog
时，i
verilog
语法自动纠错功能不起作用
VScode中编写
Verilog
时，i
verilog
语法自动纠错功能不起作用问题：按照教程搭建vscode下
Verilog
编译环境，发现语法纠错功能一直无效，检查了扩展
Verilog
-HDL/System
Verilog
yuukai
·
2023-08-25 10:16
vscode
fpga
财务管理（试行）
————分割线以下部分儿童学会三位数
加减法
后开放—————4）现金累积至100元可向父母购买基金产品，购买产品的资金固定周期内不可支取，特殊情况中途需要支取
张亚毅
·
2023-08-25 08:38
System
Verilog
-packed array以及unpacked array
如下声明：logic[7:0]data[255:0]维度在标识符前面的部分称为packedarray，在标识符后面的部分称为unpackedarray，一维的pakcedarray也称为vector。packedarraypackedarray只能由单bit数据类型（bit,logic,reg）、enum以及其他packedarray和packedstructure组成。packedarray保证
mrbone11
·
2023-08-25 04:29
System
Verilog/
Verilog
verilog
system
verilog
fpga开发
eda
System
Verilog
-数据类型
System
Verilog
数据类型分为两大类，一类是变量（variable），一类是网线（net）。
mrbone11
·
2023-08-25 04:59
System
Verilog/
Verilog
system
verilog
verilog
fpga开发
Hope Station: where the Hope stays
我说过我会回来的，只不过我提前了一些:P”“你下周才走的话，周五也可以来撒”“好吧，我会来的”“我有个礼物要送给你”……希望是，你看到孩子们从陌生和羞怯，到敞开心扉，和你看着泡泡飞到天上，看着数字卡从十以内的
加减法
到二十以内的
87300ac38778
·
2023-08-24 20:06
Xilinx FPGA RAM存储资源
verilog
可综合描述方法
1概述在FPGA设计中经常要使用片内RAM资源来缓存数据。对于XilinxFPGA器件，片内存储资源分为块存储BlockRAM和分布式存储DistributedRAM。BlockRAM为硬核，不会占用触发器FF和查找表LUT这类逻辑资源。而DistributedRAM是通过LUT和FF搭建而成，会占用逻辑资源。因此，在进行程序设计时会优先考虑使用BlockRAM资源。一般情况下，要使用Xilinx
MmikerR
·
2023-08-24 19:27
#
verilog
fpga开发
verilog
fpga
xilinx
Verilog
相等运算符之相等和全等
相等==和!==称为逻辑等式运算符，其结果由两个操作数的值决定。真值表如下：==01xz010xx101xxxxxxxzxxxx全等===和!===常用于case表达式的判别，所以又称为case等式运算符。它是对操作数进行按位比较，两个操作数必须完全一致，结果才为1。若两个操作数对应位都出现不定值x或高阻值z，则也可认为是相同的。真值表如下：===01xz0100010100x0010z0001之
蒋楼丶
·
2023-08-24 14:39
FPGA
fpga开发
Verilog
语法学习——边沿检测
边沿检测代码moduleedge_detection(inputsys_clk,inputsys_rst_n,inputsignal_in,outputedge_rise,outputedge_down);//存储上一个时钟周期的输入信号regsignal_in_prev;always@(posedgesys_clkornegedgesys_rst_n)beginif(!sys_rst_n)sig
灵风_Brend
·
2023-08-24 14:38
Verilog语法学习
学习
fpga开发
10、20、100以内
加减法
运算题（亲情分离专用，慎入）
10以内
加减法
、20以内
加减法
、100以内
加减法
运算题共计10万余道，excel格式，A4竖排可直接打印共34项，包含：每篇（项）30页×100道/页=3000题：共计34项，电脑端可直接下载压缩包：10
八方s
·
2023-08-24 13:43
说给王加泽的话 之二
小的时候，比较会几首唐诗、会多少十以内
加减法
，比较谁的父母是做官的、是大老板；稍大一点，比较学习成绩，比较谁家孩子听话、让父母省心；再大一点，成年后，比较的就是工作单位、事业进展，比较谁有出息，直接点说
史来客叫兽
·
2023-08-24 09:41
长颈鹿有多高
他学的知识也越来越多，他学了很多唐诗，也学了很多
加减法
，也会从1数到100了。最后小长劲鹿长
轩宝Ethan
·
2023-08-24 07:11
交换2个元素的值（3种方法）
inttmp=0;printf("before:a:%d,b:%d\n",a,b);tmp=a;a=b;b=tmp;printf("after:a:%d,b:%d\n",a,b);return0;}2.
加减法
兔步青云
·
2023-08-24 05:44
java
算法
数据结构
c语言
HDLBits-
Verilog
学习记录 |
Verilog
Language-Basics（2）
7.Declaringwires|wiredeclproblem:Implementthefollowingcircuit.Createtwointermediatewires(namedanythingyouwant)toconnecttheANDandORgatestogether.NotethatthewirethatfeedstheNOTgateisreallywireout,soyoud
Time木0101
·
2023-08-23 10:28
IC学习
Verilog学习
IC设计学习
学习
IC设计
IC
芯片设计
Verilog
HDLBits-
Verilog
学习记录 | Getting Started
GettingStartedproblem:Buildacircuitwithnoinputsandoneoutput.Thatoutputshouldalwaysdrive1(orlogichigh).答案不唯一，仅共参考：moduletop_module(outputone);//Insertyourcodehereassignone=1;endmodule相关解释：top_module顶层模
Time木0101
·
2023-08-23 10:27
IC学习
Verilog学习
IC设计学习
学习
verilog
ic
芯片
芯片设计
芯片验证
HDLBits-
Verilog
学习记录 |
Verilog
Language-Basics（1）
1.Simplewireproblem:Createamodulewithoneinputandoneoutputthatbehaveslikeawire.moduletop_module(inputin,outputout);assignout=in;endmodule2.Fourwiresproblem:Createamodulewith3inputsand4outputsthatbehave
Time木0101
·
2023-08-23 10:27
IC学习
Verilog学习
IC设计学习
学习
IC
ic设计
IC验证
Verilog
verlilog语言实现十进制计数器
姓名：杨汉雄学号：19011210569【嵌牛导读】
Verilog
HDL是一种硬件描述语言，以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能
d36a3fd5b3e4
·
2023-08-23 10:16
硬件描述语言
VERILOG
（二）
可综合设计
Verilog
硬件描述语言有类似高级语言的完整语法结构和系统，这些语法结构的应用给设计描述带来很多方便。但是，
Verilog
是描述硬件电路的，其建立在硬件电路的基础之上。
静一下1
·
2023-08-23 08:02
《小兔请客》教学反思
本课是整十数
加减法
的学习，是学习两位数加减两位数的第一课时。
大海lh
·
2023-08-23 00:48
FPGA-10：设计个简单的cpu(真的简单！)
经过了之前的学习想必各位对
verilog
应该有了基本的基础那么，接下来，我们就来造cpu吧！
tastynoob
·
2023-08-22 20:43
FPGA
fpga
上一页
45
46
47
48
49
50
51
52
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他