E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
Xilinx DDR3 MIG IP核（4）--把MIG IP核打包成FIFO（下）
目录1、FIFO控制模块1.1、端口1.2、
Verilog
代码2、顶层模块2.1、端口2.2、
Verilog
代码
孤独的单刀
·
2023-09-11 03:31
FPGA接口与协议
fpga
verilog
DDR
DDR3
Xilinx
Xilinx DDR3 MIG IP核（3）--把MIG IP核打包成FIFO（上）
目录1、框架2、ddr3_wr突发写模块2.1、端口2.2、
Verilog
代码3、ddr3_rd突发读模块3.1、端口
孤独的单刀
·
2023-09-11 03:00
FPGA接口与协议
fpga
verilog
DDR
ddr3
Xilinx
FPGA实现SPI接口（2）--SPI接口芯片的实际使用
目录1、M25P16芯片1.1、概述1.2、引脚1.3、SPI模式1.4、存储架构1.5、指令表1.6、其他2、指令测试2.1、页写（PAGEPROGRAM）2.1.1、时序2.1.2、
Verilog
代码
孤独的单刀
·
2023-09-11 03:29
FPGA接口与协议
单片机
嵌入式硬件
spi
fpga
verilog
FPGA实现SDRAM接口（8）--引入FIFO的读写模块
2、FIFO模块设计3、综合读写模块（FIFO）3.1、
Verilog
代码3.2、Testbench</
孤独的单刀
·
2023-09-11 03:59
FPGA接口与协议
fpga
sdram
fifo
Xilinx
ddr
FPGA实现SDRAM接口（7）--无FIFO的读写模块
目录1、综合读写模块（无FIFO）2、
Verilog
代码3、Testbench4、仿真结果5、其他1、综合读写模块（无FIFO）在前六篇SDRAM系列博文中，我们对SDRAM的各个功能进行了模块划分，学会了初始化操作
孤独的单刀
·
2023-09-11 03:29
FPGA接口与协议
verilog
fpga
sdram
Xilinx
FPGA实现SDRAM接口（6）--仲裁模块
2、接口定义与整体设计3、工作状态机4、仲裁模块
Verilog
代码
孤独的单刀
·
2023-09-11 03:28
FPGA接口与协议
sdram
verilog
fpga
Xilinx
ddr
HJ57 高精度整数加法
题目：HJ57高精度整数加法题解：1.逐位相加按照传统
加减法
模式，从最后一位开始，逐位相加，逢十进一，传统方式从右往左相加，可以将数字翻转，变成从左往右按照数组遍历顺序相加，最后再将结果翻转。
PZHU_CG_csdn
·
2023-09-10 21:24
算法
两数相加
大整形相加
【
Verilog
-HDLBits刷题】2022.02.22学习笔记
1、ripple-carryadder：行波进位加法器，别名：逐位进位加法器。半加器：HA，Half-Adder全加器：FA，Full-Adder设计逐位进位加法器时，可以多次实例化全加器模块。见例一。2、generate的结构类型：①可用来构造循环结构，用来多次实例化某个模块；②构造条件generate结构，用来在多个块之间最多选择一个代码块，条件generate结构包含if–generate结
甜筒酱
·
2023-09-10 18:28
学习
fpga开发
verilog
verilog
always语法_
Verilog
最全经验总结（建议收藏）
关注、星标公众号，直达精彩内容公众号：ZYNQID：FreeZynq1、不使用初始化语句；2、不使用延时语句；3、不使用循环次数不确定的语句，如：forever，while等；4、尽量采用同步方式设计电路；5、尽量采用行为语句完成设计；6、always过程块描述组合逻辑，应在敏感信号表中列出所有的输入信号；7、所有的内部寄存器都应该可以被复位；8、用户自定义原件(UDP元件)是不能被综合的。一：基
weixin_39628247
·
2023-09-10 18:57
verilog
always语法
verilog
case语句
verilog
reg赋初值
verilog
中forever
always
SPI协议主机
verilog
对SPI协议的理解spi协议
verilog
最近刚做了一个项目，现在还没做完，但是我发现官方的ip写得很全面，但是很复杂，许多东西对于速度要求不是很高的就用不着，比如一个crc，crc本身计算并不复杂，软件的速度一般都可以计算
Vision豪
·
2023-09-10 18:57
数字ic
verilog
fpga
用
verilog
实现检测1的个数_[转]常用数字处理算法的
Verilog
实现
2.6.3常用数字处理算法的
Verilog
实现1．加法器的
Verilog
实现串行加法器组合逻辑的加法器可以利用真值表，通过与门和非门简单地实现。
weixin_39521068
·
2023-09-10 18:27
verilog
中forever always_这才是用Gvim写
Verilog
的正确方式
环境：RedHatLinux，工具：GVim，Emacs为了高效的编写
Verilog
，通常有些编辑器插件可以自动生成代码，比如自动端口定义，自动连线，自动实例化等等。
weixin_39611031
·
2023-09-10 18:27
verilog
中forever
always
windows
gvim
打开目录
System
Verilog
学习笔记—随机化约束的控制
目录1.控制多个约束块儿constraint_mode()2.控制随机变量2.1rand_mode()2.2randomize()with{}2.3randomize单独控制变量3.回调函数pre_randomize和post_randomize4.约束的重载（覆盖）4.1使用constraint_mode(0)关闭约束后用randomize_with{}重新定义约束4.2子类extends父类，
Verification_White
·
2023-09-10 18:26
SV学习笔记
systemverilog
Verilog
1995 VS
Verilog
2001
2001年3月IEEE正式批准了
Verilog
‐2001标准（IEEE1364‐2001），与
Verilog
‐1995相比主要有以下提高。
简单同学
·
2023-09-10 18:56
Verilog
Verilog1995
Verilog2001
HDL4SE：软件工程师学习
Verilog
语言（十）
10状态机经过前面的学习，应该已经了解
verilog
的基本用法了。然而对于初学者，可能很奇怪的发现，似乎还是不会做什么东西，如果遇上一个比较复杂的问题，感觉还是无从下手。
饶先宏
·
2023-09-10 18:56
笔记
visual
studio
code
verilog
c语言
有限状态机
记一次使用 i
verilog
+ gtkwave 测试
verilog
使用
Verilog
和GTKwave测试本文在windows10、raspbian和ubuntu20.04上测试通过，其它平台请参考官方文档i
verilog
会用到的网址：i
verilog
官网：http:/
下午两点半
·
2023-09-10 18:56
小工具
FPGA
linux
经验分享
fpga
verilog
HDLBits_
Verilog
学习笔记(to be continued)
HDLBits_
Verilog
学习笔记(tobecontinued)文章目录
Verilog
LanguageProceduresAlwaysblock1练习Alwaysblock2阻塞VS非阻塞赋值语句练习
灰色芍药
·
2023-09-10 18:56
FPGA
学习
fpga开发
Linux中
verilog
-mode使用方法总结
https://www.veripool.org/wiki/
verilog
-mode/
Verilog
-mode_veritedium
Verilog
-Mode:ReducingtheVeri-TediumWilsonSnyderwsnyderATwsnyder.orgSNUGSanJose2001
Alfred.HOO
·
2023-09-10 18:55
Verilog
verilog-mode
仲裁器设计二—round_robin
前言轮询优先仲裁常用于valid—ready握手的mux或者记录模块中选出或者写入的entry，工作中以前经常使用，但是没有深入学习理解其原理，最近刚好有时间，所以详细学习一下其算法原理，在这里进行记录，并贴出
verilog
bendandawugui
·
2023-09-10 18:55
soc设计
Verilog
_mode常用的几个用法
一：
verilog
mode中如何使用正则表达在顶层实例化时，有大量的信号需要重新命名，使用模板的话会增加大量的注释内容，不过往往这些信号命名有特定的规律，我们可以使用正则表达式来处理，下面举几个例子：1
bendandawugui
·
2023-09-10 18:24
Verilog
mode
深入浅出学
Verilog
--基础语法
1、简介
Verilog
的语法和C语言非常类似，相对来说还是非常好学的。和C语言一样，
Verilog
语句也是由一连串的令牌（Token）组成。
孤独的单刀
·
2023-09-10 11:54
Verilog语法
fpga开发
Verilog
Xilinx
IC
Verilog入门
Verilog
学习日志（2021.6.29）
（1）编程语言一开始先在主流语言VHDL和
Verilog
中选一个，后期再考虑另外一个。学习一个语言，先学语法，然后学怎么用这个语言做设计，然后学习怎么用这个语言做验证。
Fantaasky
·
2023-09-10 11:54
Verilog学习日志
fpga
verilog
【伤寒强化学习训练】打卡第四十七天 一期90天
3.6.1-药解之细辛篇小青龙汤续讲小青龙汤是一个一直喝的药，就而不是一个发汗剂小青龙汤药物的配比做的不够好的话，有可能会做出一碗变成发汗剂的小青龙汤，邪气没办法很正确的被打到另外，小青龙汤症状上面有好几种
加减法
的兼症
A卐炏澬焚
·
2023-09-10 11:18
计算机组成原理--基于Logisim的8位可控
加减法
器实验的应用（超详细/设计/实验/作业/练习）
目录课程名：计算机组成原理内容/作用：设计/实验/作业/练习学习：基于Logisim的8位可控
加减法
器实验一、前言二、环境与设备三、内容四、结果与分析课程名：计算机组成原理内容/作用：设计/实验/作业/
程序员老茶
·
2023-09-10 09:02
计算机组成原理
mcu
开发语言
图像处理
设计规范
物联网
【数字IC/FPGA】
Verilog
中的递归调用
参考文章在
Verilog
2001中，模块的递归调用是可能的，引用下面的一段话（出自上面的参考文章）Manydesignersthinkthatrecursivetechniquescannotbeappliedtohardwaredesign.I
FPGA硅农
·
2023-09-10 07:10
数字IC进阶
fpga开发
数字IC
【数字IC/FPGA】
Verilog
中的force和release
在
Verilog
中，将force用于variable会覆盖掉过程赋值，或者assign引导的连续（proceduralassign）赋值，直到release。
FPGA硅农
·
2023-09-10 07:10
数字IC设计
fpga开发
数字IC设计
三元一次方程组
如果方程组内有三个未知数每个方程组中含有未知数的项的次数都是一，并且方程组中一共有两个或两个以上的方程三元一次方程组的解法也是通过加减消元法和代入消元法通常采用加减消元法，若方程难解就采用代入消元法，因题而异其思路都是利用消元法逐步消元(1)利用代入法或
加减法
消去一个位置数得出二元一次方程组
学海无涯zxl
·
2023-09-10 07:32
单核香山处理器memory list，总计2789K比特
nanhu-clockdiv2@XiangShanmake
verilog
NUM_CORES=1。跑了一天一夜终于出结果了，仔细检视了一下处理器memorylist，总计2789k比特。
前滩西岸
·
2023-09-10 05:18
chisel
verilog
riscv
xiangshan
chisel
山上一座城，上下一座城
执意要寻找一份千年前遗漏的烟火气息城阔深不到七丈，墙高不盈八尺门外碑鑽前一道性命
加减法
则谁杜撰出来的佛教故事玲珑有致。
皮日休的箬笠
·
2023-09-10 01:35
史上最全的计算机发展编年史！！！
1623年威廉·契克卡德（WilhelmSchickard）制作了一个通过转动齿轮来进行操作，能进行六位以内数
加减法
，并能通过铃声输出答案的“计算钟”。
龙虎榜小红牛系统
·
2023-09-10 00:30
python
从“源初自明性”及“逻辑自明性”的角度去理解儿童
加减法
及其运算规律的建构历程
对整个学期（2021学年）的教研内容“源初自明性”和“逻辑自明性”有了一定的理解之后，再去准备四下的课程，就有一股抑制不住的兴奋。大脑快速运转，之前所经历过的一切仿佛都被串了起来。但很不幸，在执行课程的过程中，自己又再次被打败，经过一次深刻教研，我也再次认识到自己对本章观念的逻辑自明性并不是很清楚，而要将四则运算的源初自明性和逻辑自明性很好地在课堂上落实，并非易事！于是，调整、总结、与儿童共同成长
灿烂千阳_f2aa
·
2023-09-09 22:39
感谢读书
让我学会了
加减法
，唐诗，英语，还学会了很多的日常知识，认识了很多的
圆圆点点
·
2023-09-09 21:10
拥有成长性思维，遇见更好的自己
M4团队
加减法
结束了，课堂了感谢了一些自己想感谢的人，眼泪了包含了对他们的感恩，也包含了内疚，也包含了自己给自己的鼓励，情绪很复杂，但当下却又真真实实的看到了自己的盲点。
炒面1919
·
2023-09-09 16:06
基于fpga实现tft屏幕显示数字、字母
简介开发平台：ZYNQ开发工具：Vivado2018.3tft屏幕分辨率：800*480在PL端使用纯
verilog
实现bitmap模块，基于该模块实现在tft屏幕显示数字0-9，以及FPGA字母Bitmap
学习就van事了
·
2023-09-09 16:11
FPGA
fpga开发
提升敲代码效率：SublimeLinter+i
verilog
实现代码语法检查
前言SublimeLinter是sublime的语法检查框架，安装这个插件是实现语法检查的前提，在安装了这个插件后，我们才可以安装使用特定语言的语法检查插件，比如对于
verilog
而言，有如下几种语法检查插件
学习就van事了
·
2023-09-09 16:10
其他工具
sublime
text
fpga开发
编辑器
verilog
学习笔记7——PMOS和NMOS、TTL电路和CMOS电路
文章目录前言一、PMOS和NMOS1、NMOS2、PMOS3、增强型和耗尽型4、两者面积大小二、CMOS门电路1、非门2、与非门3、或非门4、线与逻辑5、CMOS传输门6、三态门三、TTL电路四、TTL电路VSCMOS电路五、数字电平六、使用CMOS电路实现逻辑函数1、上拉网络PUN2、下拉网络PDN3、实现逻辑表达式前言2023.9.7一、PMOS和NMOS1、NMOS截止区：VGSVih>Vt
_lalla
·
2023-09-09 10:35
Verilog学习笔记
学习
pmos
nmos
TTL
同步FIFO的
verilog
实现（2）——高位扩展法
一、前言在之前的文章中，我们介绍了同步FIFO的
verilog
的一种实现方法：计数法。其核心在于：在同步FIFO中，我们可以很容易的使用计数来判断FIFO中还剩下多少可读的数据，从而可以判断空、满。
apple_ttt
·
2023-09-09 08:32
fpga基础
fpga
fpga开发
FIFO
verilog
一图四式
第一次接触一图四式是在67的
加减法
这一课时，图中出示两个小朋友摆圆片的画面，左边摆了5个，右边摆了1个，有了前面看图列式的经验，学生很快能列出1+5=65+1=6这两
章贡2088钟桂美
·
2023-09-08 23:29
uvm_config_db
systerm
verilog
支持override(重写)，同名函数，同样的参数；但是不支持overlo
li_li_li_1202
·
2023-09-08 12:42
seo优化需要掌握哪些技术?
做seo不像做数学
加减法
，更像是文章写作，没有固定的套路，多种方法都能达成既定目标。理想状态下，将seo以及周边技术如建站知识，部分代码知识，服务器知识掌握到，能明显提升seo效率。
seo科技
·
2023-09-07 23:04
初入行的IC工程师，如何快速提高自己的竞争力？
学习是第一任务对于IC工程师们来说，数电模电、
Verilog
/SV、Linux、UVM、EDA工具、项
IC修真院
·
2023-09-07 20:28
IC
IC工程师
SpinalHDL的使用和开发经验研讨会
SpinalHDL始于2014年，最初是作为VHDL/
Verilog
的替代而做的创新尝试，伴随着数年来开源硬件设计的蓬勃发展，基于开源技术的硬件设计方法和范式逐渐受到业界的关注。
·
2023-09-07 14:02
硬件云计算云存储
Verilog
基础知识
1、数值种类
Verilog
HDL有下列四种基本的值来表示硬件电路中的电平逻辑：0：逻辑0或“假”1：逻辑1或“真”x或X：未知x意味着信号数值的不确定，即在实际电路里，信号可能为1，也可能为0。
二炮
·
2023-09-07 12:34
Verilog
fpga开发
Verilog
代码规范
搬自https://hitsz-cslab.gitee.io/cpu/home/codingstyle/1.标题命名规范1.1标题文件命名规范仿真文件应使用后缀“_sim”，如modulename_sim；测试文件应使用后缀“_tb”，如modulename_tb。1.2模块命名规范一个文件只定义一个module；module名应与文件名一致；module名用小写英文表示。1.3信号命名规范用小写
码尔泰
·
2023-09-07 08:42
代码规范
fpga开发
【FPGA】通俗理解从VGA显示到HDMI显示
注：大部分参考内容来自“征途Pro《FPGA
Verilog
开发实战指南——基于AlteraEP4CE10》2021.7.10（上）”贴个下载地址：野火FPGA-Altera-EP4CE10征途开发板_核心板
GGGLF
·
2023-09-07 07:38
fpga开发
集成电路设计开源EDA软件yosys详解1：工具安装
yosys为一套开源的针对
verilog
的rtl综合框架，从本节开始将详细介绍工具的使用，并详细对源代码进行分析和讲解，首先介绍一下工具的安装和使用。
I_belong_to_jesus
·
2023-09-07 06:05
FPGA+EDA
fpga开发
EDA
EDA开源仿真工具verilator入门1：安装和测试
Verilator介绍Verilator是一种开源的
Verilog
/System
Verilog
仿真器，可用于编译代码以及代码在线检查，Verilator能够读取
Verilog
或者System
Verilog
I_belong_to_jesus
·
2023-09-07 06:05
FPGA+EDA
fpga开发
verilator
verilog
verilog仿真
EDA
System
Verilog
中的packed array和unpacked array
packedarray:维度声明在标识符名字之前。unpackedarray:维度声明在标识符名字之后。例如一维数组的例子：bit[7:0]c1;//packedarrayofscalarbittypesrealu[7:0];//unpackedarrayofrealtypes多维数组同样是支持的，例如多维的packedarray:bit[0:11][7:0]stringvar="Hellowor
I_belong_to_jesus
·
2023-09-07 06:05
verilog
System
Verilog
FPGA图像处理基础~sobel算子
整体呈现：（来自百度百科）
verilog
实现方法：always@(pose
NoNoUnknow
·
2023-09-07 05:48
图像处理
人工智能
随心记录0816
uvm_hdi_deposit2.postrandomize函数的使用方法【验证小白】随机中使用post_randomize的正确姿势_尼德兰的喵的博客-CSDN博客3.4.process用法system
verilog
+徐火火+
·
2023-09-07 01:14
开发语言
上一页
42
43
44
45
46
47
48
49
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他