E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
verilog
实现十字路口交通灯（含课设报告）
设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行，每次的通行时间都设为25秒。要求黄灯先亮5秒，才能变换运行车道并且黄灯亮时另一干道的红灯按1Hz的频率闪烁。要求通行时间及黄灯亮的时间均可在60秒内任意设定。要求交通灯控制电路可以手动控制立即进入特殊运行状态，即两条道上红灯全亮，时钟停止计时。当特殊运行状态结束后，系统复原，继续正常运行。程序分为五个模块，其中一个模
QQ_778132974
·
2023-09-17 07:26
D1：verilog设计
verilog
FPGA
vivado IP核RAM ROM使用及测试仿真
vivadoIP核RAMROM使用及测试仿真，完整工程代码，VHDLor
verilog
调用IP核进行配置如下：分别调用RAM和ROM，使用初始化coe文件来初始化存储器，coe文件如下所示：工程截图：仿真截图
QQ_778132974
·
2023-09-17 07:26
D1：VHDL设计
D1：verilog设计
tcp/ip
fpga开发
网络协议
verilog
秒表计时器
本设计是使用
verilog
实现秒表计时器。
QQ_778132974
·
2023-09-17 07:56
D1：verilog设计
自动增益（AGC）算法FPGA实现
算法在quartusII下创建，使用
verilog
语言。数据转换/信号处理中的基于AGC算法的音频信号处理方法及FPGA实现。
QQ_778132974
·
2023-09-17 07:56
D1：verilog设计
FPGA
【相信自己】20180523 D64 数理营践行 第64天
期间，除了凑十我试图引入
加减法
，我发现对她来说有点难。比如，一件衣服1块钱，可我没有1块，给了她2元，她需要找回我1元。她有点糊涂，我也解释不清。然后作罢。3、摆小橡皮。双方
宛宛妈咪
·
2023-09-17 05:16
培训心得
聆听了向阳小学郑伟老师和郝秀丽老师带来的执教《同分母分数
加减法
》一课，使我深刻地感受到了小学数学课堂教学的生活化、艺术化。
王永霞622
·
2023-09-17 03:50
北邮22级信通院数电：
Verilog
-FPGA（2）modelsim北邮信通专属下载、破解教程
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录1.下载2.解压打开3.modelsim初安装4.crack1.打开crack文件夹。2.选择crack1文件夹。3.打开Readme.txt文本文档5.Readme1.中文翻译2.中文翻译还原、更新与适配
青山如墨雨如画
·
2023-09-17 03:04
北邮22级信通院数电实验
fpga开发
阅读《教育中的心理效应》第19天
今天我阅读了《教育中的心理效应》第二辑第13一16节心理
加减法
不是数学中的
加减法
，严格的服从可逆原则。
N1252杨红梅
·
2023-09-17 02:02
半减器、全减器和减法器原理和设计
其真值表、逻辑表达式、
Verilog
描述和门电路图如下：1.1、真值表1.2、逻辑表达式
一只迷茫的小狗
·
2023-09-17 00:03
Systemverilog
Systemverilog
System
Verilog
——class类
2.类的定义在System
Verilog
中，class也是一种类型（type），可以把类定义在program、module、package中，或者在这些块之外的任何地方定义。
一只迷茫的小狗
·
2023-09-17 00:55
Systemverilog
Systemverilog
对
Verilog
初学者比较有用的整理(转自它处)
对
Verilog
初学者比较有用的整理(转自它处)*****************************************************************************
weixin_34050427
·
2023-09-16 20:22
c/c++
嵌入式
内存管理
对于
Verilog
语言的一些总结
一：基本
Verilog
中的变量有线网类型和寄存器类型。线网型变量综合成wi
Lt-Simo
·
2023-09-16 20:22
fpga
Verilog
fpga
Verilog
零基础入门（边看边练与测试仿真）-时序逻辑-笔记（4-6讲）
文章目录第四讲第五讲第六讲第四讲1、计数器代码：//计数器`timescale1ns/10psmodulecounter(clk,res,y);inputclk;inputres;output[7:0]y;reg[7:0]y;wire[7:0]sum;//+1运算的结果（1）assignsum=y+1;//组合逻辑部分（2）always@(posedgeclkornegedgeres)if(~re
Time木0101
·
2023-09-16 18:36
IC学习
#
IC设计学习
#
Verilog学习
笔记
Verilog
芯片设计
Verilog学习
IC设计
CPU设计与实现(8位）
软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、
Verilog
HDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)
·
2023-09-16 18:18
计算机组成原理
cpu
FPGA
软件编程的思想根深蒂固，看到
Verilog
或者VHDL就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果这些菜鸟们始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内
lucky tiger
·
2023-09-16 17:06
FPGA
FPGA
FPGA——HLS编程入门
目录一、HLS简介二、HLS与VHDL/
Verilog
三、HLS优点与局限四、入门级的HLS程序（一）官方教程文档（二）新建工程（三）添加源文件（四）添加C仿真文件（五）进行C仿真（六）进行C综合（七）
云开处
·
2023-09-16 17:35
实验
fpga
hls
FPGA设计的抽象层级
设计的抽象层级在我们了解
Verilog
语言的更多细节之前，最好先了解芯片设计中的不同抽象层级。顶层是系统级架构，它定义了各种子模块并根据功能对它们进行分组。
孤独的单刀
·
2023-09-16 17:04
技术文档翻译
fpga开发
Verilog
Xilinx
IC
FPGA
抽象层级
FPGA中的五个级别和五种仿真
五个级别：
Verilog
模型可以是实际电路不同级别的抽象。
普安克山图格
·
2023-09-16 17:04
fpga开发
阶段性总结：跨时钟域同步处理
对时序图与
Verilog
语言之间的转化的认识：首先明确工程要实现一个什么功能；用到的硬件实现一个什么功能。要很明确这个硬件的工作时序，即：用什么样的信号，什么变化规则的信号去驱动这个硬件。
warrior_L_2023
·
2023-09-16 08:44
2023/08/20
fpga开发
vim，emacs，
verilog
-mode这几个到底是啥关系？
也是一个编辑器，类似vscode；vim在使用的时候为了增强其功能，有好多好多插件，都是以.vim为拓展名；emacs在使用的时候为了增强功能，也有好多插件，都是以.el为拓展名；有意思的来了，vim为了方便
verilog
coder
bendandawugui
·
2023-09-16 06:30
vim
emacs
verilog
| 十、时钟信号与复位信号
1.常规时钟1)initial:parameterclk_period=10;regclk;initialbeginclk=1'b0;forever#(clk_period/2)clk=~clk;end2)always:parameterclk_period=10;regclk;initialclk=0;always#(clk_period/2)clk=~clk;2.占空比可调时钟//占空比：Hi
J1FengZ
·
2023-09-16 04:57
verilog
verilog
verilog
| 十一、m序列发生器
一、定义m序列：最长线性反馈移位寄存器序列的简称。是一种伪随机序列、伪噪声码。伪随机序列：不能预先确定但可以重复实现的序列。二、原理递推方程：特征方程：x^i仅指明其系数代表ci的值，x本身的取值并无实际意义。本原多项式：若反馈移位寄存器的特征多项式为本原多项式，则移位寄存器能产生m序列。若一个n次多项式f(x)满足：1）既约的：不能再因式分解；2）可整除（x^m+1）,m=2^n-1；3）除不尽
J1FengZ
·
2023-09-16 04:57
verilog
Verilog
北邮22级信通院数电：
Verilog
-FPGA（1）实验一“跑通第一个例程” 过程中遇到的常见问题与解决方案汇总（持续更新中）
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录问题一：
Verilog
青山如墨雨如画
·
2023-09-15 21:43
北邮22级信通院数电实验
fpga开发
深入浅出学
Verilog
--数据类型
1、数值类型在
Verilog
可以用4种数值来描述其构建的电路的电平逻辑，除了event类型和real类型外，几乎所有的数据类型都可以用这4种数值来表示。
孤独的单刀
·
2023-09-15 15:00
Verilog语法
fpga开发
Verilog
Xilinx
IC
FPGA
altera
数据类型
聊一聊8B/10B的
verilog
实现
1.设计思想1.1输入输出与功能简述8B/10B的输入：d8[7:0]：待编码信号；dp_in：链路目前的disparityk_en：表示需要译码为K码；8B/10B的输出：q10[9:0]：编码后的信号；dp_out：链路更新后的disparity；简单描述一下计算过程：8bit分为两部分，x表示第5bit的十进制，y表示高3bit的十进制；分别对x和y做5B/6B和3B/4B转换；输入的dp_
sarai_c7eb
·
2023-09-15 08:20
帧结构的串行数据接收器——
Verilog
实现
用
Verilog
实现一个帧结构的串行数据接收器；串行数据输入为：NRZ数据加位时钟（BCL）格式，高位在前帧结构为：8位构成一个字，64字构成一个帧。每帧的第一个字为同步字。
码尔泰
·
2023-09-15 07:27
Verilog
fpga开发
Verilog
串行数据接收器
CRC校验原理及实现
文章目录前言一、CRC校验原理二、CRC实现1.
verilog
实现2.模块仿真3.仿真波形前言现代数据通信要求信息传输具有高度可靠性，即误码率要足够低。
C.V-Pupil
·
2023-09-15 00:29
FPGA代码分享
fpga开发
fpga
网络协议
网络
function——
Verilog
的函数
文章目录前言function写法语法举例说明调用前言function用法说明。提示：以下是本篇文章正文内容，下面案例可供参考function写法function的标准写法如下：function(函数名);//inputXXX//regYYY......begin......函数名=ZZZ;//函数名就相当于输出变量;endendfunction语法函数的语法为：（1）定义函数时至少要有一个输入参量
C.V-Pupil
·
2023-09-15 00:26
Verilog语法知识分享
fpga开发
fpga
不要让珠心算害了孩子
看着孩子短时间居然掌握了”速算”难题，能迅速计算两位数、三位数及至更高位数的
加减法
，幼儿园乐此不疲，家长怦然心动，殊不知，这其中埋藏着巨大的隐患。
博苑云飞
·
2023-09-14 15:58
Mybatis - 常用 SQL 语句设计思路及具体实现 - 学习记录
ONDUPLICATEKEYUPDATE的具体xml用法：（虽然有点问题，但没准以后有用到的时候）onduplicatekeyupdate用法总结：二、批量更新方法一：方法二三、批量插入四、连表查询+-字段
加减法
沐 修
·
2023-09-14 06:43
Java
MySQL
mybatis
sql
学习
【成长时光10】数数
今天在教妃妃10以内的
加减法
，一开始是用数手指的办法，但她手总要拿着笔，数手指嫌麻烦，后面就拿积木来数数。孩子的思维是从具体开始的，需要借助实物来帮她理解数字及数量。
儿女时光机
·
2023-09-14 03:12
入门人工智能 —— 学习一门编程语言 python 基础代码编写和运算符介绍（1）
入门人工智能——学习一门编程语言python（1）入门流程1.安装pythonwindowslinuxubuntu代码编写打印输出结果基本
加减法
介绍基本运算符随着人工智能技术的快速发展，越来越多的年轻人开始关注这个领域
盗理者
·
2023-09-13 23:22
人工智能
人工智能
学习
python
关于
verilog
的时延研究
时延赋值疑问：网页
Verilog
时延一章，有关assign#20so_lose=ai&bi到底是先延时20个时间单位再采样还是先采样再时延20个时间单位。
贱贱的剑
·
2023-09-13 23:37
Verilog
Verilog
时延
2018.4.8 周日 晴 亲子日记第53篇
周日开学了，早上送女儿去学校，路上主动跟我说让我提问她
加减法
，我先让她把分合背了一遍接着又提问了几个退位减法，速度还是有点慢，我告诉她速度有点慢，但是准确性很高，下午接女儿放学回家路上和我说老师让去学校里听课
假装自己是仙女
·
2023-09-13 22:27
【转】
Verilog
算术右移
https://blog.csdn.net/adaliu1998/article/details/80459262
zhangduojia
·
2023-09-13 21:06
fpga
算术右移
右移
verilog
-参数计算对2取对数操作
参数计算对2取对数操作：parametera=128;parameterb=$clog2(a);参数计算2的n次幂操作：parametera=5;parameterb=2**a;
zhangduojia
·
2023-09-13 21:05
fpga
Verilog
刷题HDLBits——Exams/ece241 2014 q7a
Verilog
刷题HDLBits——Exams/ece2412014q7a题目描述代码结果题目描述Designa1-12counterwiththefollowinginputsandoutputs:ResetSynchronousactive-highresetthatforcesthecounterto1EnableSethighforthecountertorunClkPositiveedg
不会敲代码的研究生不是好空管
·
2023-09-13 16:21
fpga开发
怪物王国
加减法
图片来自网络，侵权删在怪物王国中，每个怪物都有一个战斗值，比如：怪物8的战斗值=8，怪物9的战斗值=9。近几年，怪物之间矛盾升级，王国内分成了两派，➕怪物和➖怪物。➕怪物和➕怪物在一起，能合成一个更大的➕怪物，而且战斗值瞬间提升。比如：（+）8+9=（+）17。（括号里的+可省略，不用写）同理，➖怪物和➖怪物在一起，也能合成一个更大的➖怪物。只要是阵营相同的怪物，只要他们团结合作，小怪物就能升级为
我是晓嫒
·
2023-09-13 16:39
Verilog
实现常见数据结构计划（一）顺序线性表
姓名：徐铭伟学号：21011210001学院：通信工程学院【嵌牛导读】使用
Verilog
实现硬件顺序表【嵌牛鼻子】硬件顺序表的
Verilog
实现【嵌牛提问】如何使用
Verilog
实现硬件顺序表【嵌牛正文
渭城朝雨浥轻尘
·
2023-09-13 14:34
研修日志
这三条课程标准分别是:1.能计算三位数的
加减法
；2.经历与他人交流各自算法的过程；3.能利用数与数运算解决生活中的简单问题，并能对结果的实际意义做出解释。
晨璐璐
·
2023-09-13 08:23
基于Lattice XO2-4000HC FPGA核心板及电子森林综合训练底板的ADC数字电压表及OLED显示设计(
Verilog
)
目录:pushpin:前言:space_invader:设计模块及设计思路:fried_shrimp:ADC驱动及数码管显示模块：adc_driver2segADC驱动模块（已验证）数码管显示模块（已验证）二进制转BCD码模块数码管驱动模块adc2seg顶层模块adc_driver2seg顶层模块:honey_pot:OLED驱动模块：oled_driver_adc（实验验证）oled_cmd_R
KafCoppelia
·
2023-09-13 06:26
嵌入式同好会
fpga
verilog
fpga开发
lattice
电子森林
幼小衔接到底要不要提前学拼音？怎么做？
20以内
加减法
、简单的日常汉字，让孩子们在上小学前掌握，这都是大多数家长的共识。但关于拼音这一块，就有不同的声音了。有的家长认为不用提前学，现在教材不同了，都是先识字后学拼音，进了小学老师教就足够了。
默默_youyou的妈妈
·
2023-09-12 22:15
五一班数学期末复习计划
期末来临，为了加强学生对数学知识的巩固和吸收，进一步提高每个孩子解决数学问题的能力，我班的数学复习计划如下:一、复习内容复习的主要内容有:简易方程；折线统计图，因数和倍数；分数的意义和基本性质；分数
加减法
姬磨小学许慧哲
·
2023-09-12 21:54
verilog
中函数用法
verilog
中函数用法读写文件常用1.1打开文件1.2读写文件2执行系统命令读写文件常用1.1打开文件$fopen打开文件，用法如下：1.$fopen("")；2.
FA@TE
·
2023-09-12 17:45
#
SystemVerilog
systemverilog
system
verilog
中的参数传递——ref、input、output
system
verilog
中的参数传递——ref、input、output1静态数组作为参数1.1input1.2output1.3ref2动态数组或队列作为参数3类作为参数4原文链接1静态数组作为参数
FA@TE
·
2023-09-12 17:15
#
SystemVerilog
systemverilog
加减法
可以从技巧的数数开始
孩子的数学启蒙一直是家长们头疼的事情，如何给孩子建立数的概念？如何让孩子明白加、减的意义，从而自如的运算。这些看起来很简单是的事情，操作起来却总是不那么理想，小编为大家整理了一些方法。一、让孩子熟练地学会数数。1、能熟练地从“1”开始往下数2、能熟练地从中间的某个数开始数。例如：老师说：从4开始数；从12开始数。3、能熟练地从中间的某个数开始倒数。例：老师说：从4开始倒数，从12开始倒数。数数是孩
阳光_b11b
·
2023-09-12 13:19
Modelsim仿真问题解疑二：ERROR: [USF-ModelSim-70]
详细报错内容如下ERROR:[USF-ModelSim-70]'compile'stepfailedwitherror(s)whileexecuting'C:/Users/ZYP_PC/Desktop/
verilog
_test
知识充实人生
·
2023-09-11 21:36
modelsim
USF-ModelSim-70
Vivado
12-4473
Common
17-39
modelsim
vivado
system
verilog
之Automatic(转)
Function或task的生命期仅见于
Verilog
语言。
嬉笑的皮皮虾
·
2023-09-11 21:48
【环境配置】基于Docker配置Chisel-Bootcamp环境
Chisel编程可以生成
Verilog
代码或C++仿真代码，目前国内主要由中科院计算所的包
农民真快落
·
2023-09-11 11:58
安装配置
docker
容器
运维
Chisel
risc-v
数电课程设计——课设二：交通信号灯
方向两组交通信号灯，每组有红、黄、绿灯各一个；（2）设计一个交通灯控制电路，模拟十字路口交通灯工作情况，红灯亮35s，黄灯亮5s，绿灯亮30s；（3）设系统时钟频率为50MHz，要求用数码管显示计时结果；（4）掌握
Verilog
HDL
Runner.DUT
·
2023-09-11 05:43
FPGA
课程设计
fpga开发
上一页
41
42
43
44
45
46
47
48
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他