E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
【【
verilog
代码异步FIFO的设计解释+源码+tb】】
异步FIFO的设计使用格雷码判断是否是真的满员用了很巧的办法使用gray码解决了一个问题，但同时也带来另一个问题，即在格雷码域如何判断空与满。对于“空”的判断依然依据二者完全相等(包括MSB)；而对于“满”的判断，如下图，由于gray码除了MSB外，具有镜像对称的特点，当读指针指向7，写指针指向8时，除了MSB，其余位皆相同，不能说它为满。因此不能单纯的只检测最高位了，在gray码上判断为满必须同
ZxsLoves
·
2023-10-29 10:27
FPGA学习
fpga开发
【【
verilog
中的 repeat用法 】】
verilog
中的repeat用法repeat循环语句的用法repeat(循环次数表达式)begin语句块;endrepeat(2)@(posedgeclk)a=a+1;每当上升沿到达时，执行加一的操作还有一种
ZxsLoves
·
2023-10-29 10:56
FPGA学习
fpga开发
好的FPGA编码风格（2）--多参考设计软件的语言模板（Language Templates）
不论是Xilinx的Vivado，还是Altera的QuartusII，都为开发者提供了一系列
Verilog
、System
Verilog
、VHDL、TCL、原语、XDC约束等相关的语言模板（LanguageTemplates
孤独的单刀
·
2023-10-29 10:12
FPGA设计与调试
fpga开发
Verilog
xilinx
altera
IC
Templates
语言模板
【【RAM的
verilog
代码 + testbench】】
RAM的
verilog
代码+testbenchRAM.v//DUalendedRAMmoduleRAM#(parameterWIDTH=8,parameterDEPTH=16,parameterADD_WIDTH
ZxsLoves
·
2023-10-29 10:42
FPGA学习
fpga开发
hdlbits系列
verilog
解答（移位寄存器）-23
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述您将获得一个具有两个输入和一个输出的模块my_dff（实现D触发器）。
zuoph
·
2023-10-29 09:53
verilog语言
fpga开发
System
Verilog
语法中，在Class中引用层次化信号
在class中可以像在
verilog
中一样，直接在class中引用层次化信号。示例如下：1.DUT模块，文件名为top.v。
一只迷茫的小狗
·
2023-10-29 09:19
Systemverilog
systemverilog
`include指令【FPGA】
案例：在
Verilog
中，`include指令可以将一个文件的内容插入到当前文件中。
cfqq1989
·
2023-10-29 09:47
FPGA
fpga开发
FPGA-状态机
文章目录一、状态机的种类1.Moore型状态机2.Mealy型状态机二、状态机要素三、任务一四、任务二五、总结任务要求：1.根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能。
伊木子曦
·
2023-10-29 02:32
FPGA
fpga开发
verilog
【FPGA】状态机实验
目录一、状态机实现1.创建工程2.状态机代码编写3.编译二、状态机实现10010编码检测1.实现原理2.新建工程3.代码实现3.编译三、总结实验要求：1、根据以下描述功能用
verilog
编写一段代码，并用状态机来实现该功能
Max_Shy
·
2023-10-29 02:32
FPGA
fpga开发
线性反馈移位寄存器（LFSR）VHDL代码及视频
名称：线性反馈移位寄存器（LFSR）VHDL代码软件：ISE语言：VHDL代码功能：线性反馈移位寄存器（LFSR）VHDL代码演示视频：线性反馈移位寄存器（LFSR）
Verilog
代码_
Verilog
/
蟹代码丫
·
2023-10-29 01:25
fpga开发
LFSR
VHDL
伪随机数
温湿度计传感器DHT11控制数码管显示
verilog
代码及视频
名称：温湿度计传感器DHT11控制数码管显示软件：QuartusII语言：
Verilog
代码功能：使用温湿度传感器DHT11采集环境的温度和湿度，并在数码管显示本代码已在开发板验证开发板资料：大西瓜第一代
蟹代码丫
·
2023-10-29 01:55
fpga开发
DHT11
温湿度计
verilog
数码管
8通道模数转换AD7091驱动代码SPI接口ADC，
verilog
名称：8通道模数转换AD7091驱动代码软件：QuartusII语言：
Verilog
代码功能：使用
verilog
代码设计AD7091R-8驱动代码控制接口为SPI接口，实现8通道模数转换，输出8通道数字信号
蟹代码丫
·
2023-10-29 01:25
fpga开发
AD7091
模数转换
verilog
AD7321代码SPI接口模数转换连接DAC0832输出
verilog
名称：AD7321代码12位ADC，SPI接口模数转换连接DAC0832输出软件：QuartusII语言：VHDL代码功能：使用VHDL语言编写代码，实现AD7321的控制，将模拟信号转换为数字信号，再经过处理后，将数据通过DAC0832转换为模拟信号输出AD7321输入，（2000-输入）/6（仿真输出=009），DAC0832输出。要求:有vhdl代码（详尽注释），有fpga连线图，有完整功能
蟹代码丫
·
2023-10-29 01:24
fpga开发
AD7321
VHDL
模数转换
【Unity】Unity 几何知识、弧度、三角函数、向量运算、点乘、叉乘
文章目录基础几何知识角的度量方式角度弧度转换三角函数计算公式常用三角函数值使用方法Unity应用向量向量
加减法
向量相减向量相加向量与标量的乘除点乘叉乘叉乘获得垂直向量左手规则叉乘计算角度计算360°以内的角
是嘟嘟啊
·
2023-10-28 22:25
Unity
Unity后端开发
C#
unity
游戏引擎
几何学
游戏开发
c#
C++基础算法①——高精度
加减法
计算
高精度算法1.导论2.高精度+低精度3.高精度+高精度4.高精度减法1.导论当我们利用计算机进行数值计算，有时候会遇到这样的问题：n！的精确结果是多少？当n小于30的时候，我们当然可以通过电脑自带的计算器计算出来。但是当我们遇到100!的时候就没有办法直接计算出精确的结果。再比如，求两个20000位的数的和。那怎么解决精度缺失的问题？高精度算法（HighAccuracyAlgorithm）是处理大
唐樽
·
2023-10-28 22:53
算法
C++
算法
c++
数据结构
青少年编程
1024程序员节
verilog
vscode linux
安装vscode插件插件：
Verilog
-HDL/System
Verilog
/BluespecSystem
Verilog
功能：.xdc.ucf.v等代码高亮、代码格式化、语法检查（Linting）、光标放到变量上提示变量的信息等关于其他语言的依赖工具等信息查看插件说明代码对齐还是用自即的风格吧
xiaguangbo
·
2023-10-28 20:34
fpga
vscode
linux
ide
柚子说：当时我都迷茫了
（柚子这点有些小郁闷，自己每天都在写口算书，玩会牌还得练习
加减法
。）1上学期间，柚子爸早上给柚子扎过几次头发。
柚说有笑
·
2023-10-28 18:28
FPGA学习杂记1
wire型、reg型变量：
Verilog
中何时要定义成wire型，何时定义成reg型？
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI
六Robei使用Ctrl+Z撤销Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在
Verilog
中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量
Wolverin3
·
2023-10-28 13:30
数字前端设计
卷积神经网络
fpga
网络
物联网
Verilog
RISC-V内核的32位微控制器设计与
Verilog
实现：从原理到代码的完整指南
第一部分：RISC-V内核的32位微控制器简介1.RISC-V简介RISC-V（读作“risk-five”）是一个开放的指令集架构（ISA），它是为各种计算设备设计的，从微控制器到超级计算机。与其他商业指令集不同，RISC-V是免费和开源的，这意味着任何人都可以使用、修改和分发它。2.为什么选择RISC-V？开放源代码：RISC-V的开放性意味着设计者可以根据自己的需求定制核心，而不受制于特定供应
快撑死的鱼
·
2023-10-28 11:10
算法杂谈
risc-v
备忘坑 基于 FPGA，risc-v
Verilog
HDL和Linux 等源码组装个人主用主机
分为两步走，step1,用一个小型的fpga开发板做一个能跑，但性能有限的小主机；step2,用一款性价比极高，性能够强的FPGA板子，重复step1的工作；step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
[RISC-V]
verilog
小明教IC-1天学会
verilog
(7)_哔哩哔哩_bilibilitask不可综合，function可以综合
ldinvicible
·
2023-10-28 11:03
RISC-V
risc-v
FPGA驱动OLED
Verilog
代码 （五）------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模，但取出来的字模数据如果直接写进RAM的话，只能实现字符在某一页的显示，而不能实现任意坐标下的显示。所以在写进RAM之前，我们应该对字模数据做一定处理，然后再写进RAM中。接着RAM读取模块（前面已经介绍过了，本次会改变等待的值，提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
武汉积分入户详解
符合以下四个条件的都可以做“积分入户
加减法
”1.在本市拥有合法稳定住
793e24e7d9f0
·
2023-10-28 00:25
一年级孩子为什么要反复练习
加减法
？学霸忽略～
图片发自App偶尔会听到爸比妈咪说起，为什么小学一年级要反复练习
加减法
，特别是“10”以内的
加减法
？
一小勺木星
·
2023-10-27 23:46
Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in
verilog
95/2K mode
经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule
一只迷茫的小狗
·
2023-10-27 22:25
vivado
fpga开发
vivado
System
verilog
中使用interface连接testbench和dut的端口
1.dut的端口声明如下，文件名为top.v：moduletop(inputclk,inputrst_n,inputwr_n,inputrd_n,inputcs0_n,inputcs7_n,input[15:0]bus_addr_in,//UART淇″彿inputrx0_d,outputtx0_d,);2.定义interface接口，文件名为top_if.sv；interfacetop_if(in
一只迷茫的小狗
·
2023-10-27 22:43
Systemverilog
systemverilog
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.
verilog
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（7）第七周实验（1）：带使能端的38译码器&&全加器（关注我的uu们加群咯~）
代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一：modelsim仿真检验结果1.1
verilog
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
聪明的父母，都会做
加减法
随着经济的迅速发展，孩子们在家长的安排下，被迫陷入一种“卷”的场景中，在望子成龙的背后，有多少父母考虑过孩子感受，愚蠢的父母给孩子增加负重，而聪明的父母会给孩子做
加减法
。
新生命守护者林锦成
·
2023-10-27 18:36
SV 语法学习笔记
数据类型数组声明软件常用类型动态数组队列关联数组如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML图表FLowchart流程图导出与导入导出导入sv兼容
Verilog
HashWhite
·
2023-10-27 18:50
java
学习
编辑器
IEEE Standard for System
Verilog
Chapter9. Processes
顺序块，fork-join并行块）--时序控制（delays,events,waits,intra-assignment）--进程线程和进程控制9.2StructuredproceduresSystem
Verilog
一只迷茫的小狗
·
2023-10-27 13:42
Systemverilog
systemverilog
Verilog
设计：器件控制
④找到器件的从机仿真模型，进行
verilog
逻辑验证
little ur baby
·
2023-10-27 12:58
fpga开发
FPGA学习笔记_串口收发与存取双口ram简易应用
FPGA学习笔记串口收发与存取双口ram简易应用1原理图2
Verilog
代码3Modelsim仿真4.FPGA板级验证串口收发与存取双口ram简易应用实验现象：在pc机上通过串口发送数据到FPGA中，FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
Riviera-PRO 2022.04 最新完美
AldecRiviera-PRO2022.04还包括System
Verilog
和VHDL-2019仿真增强功能。
技术服务173
·
2023-10-27 12:01
算法
CRC校验原理和推导过程及
Verilog
实现（一文讲透）
数据宽度1.2.4初始值与结果异或值1.2.5输入值反转与输出值反转二、CRC校验原理2.1CRC校验计数基础知识2.2CRC多项式的选择(除数的选择)三、CRC校验码手动计算四、CRC校验算法推导与
Verilog
小火子Velsuked
·
2023-10-27 10:26
Verilog
CRC校验
verilog
四年级暑假特色作业
一、“数”漫暑假读数学二、神机妙算（加减乘除）练数学❤️小小计算家：每日6个计算（以下类别轮替：小数
加减法
竖式计算，小数乘法竖式计算，递等式，解方程）三、调查实践做数学❤️小小数据师：选择一项你想了解的事物进行统计与分析
做个会思考的老师
·
2023-10-27 07:01
2020.03.04 周三 晴 摘自《如何教孩子学
加减法
》
如何教孩子学
加减法
，是很多家长头疼的问题，主要是没有了解孩子的自身情况和如何教孩子
加减法
的好方法。本文以一个家长如何教孩子学
加减法
的经验之谈，来帮助家长解决如何教孩子学
加减法
的问题。
厦门路小学19级一班付浩宸妈妈
·
2023-10-27 04:40
如何在 macOS 上使用
Verilog
模拟电气模型
Verilog
基本上是一种用于对电子系统建模的HDL（硬件描述语言）。在Windows机器上使用称为XilinxISE的软件来模拟
Verilog
模型更容易，该软件是用于
Verilog
编程的IDE。
iCloudEnd
·
2023-10-27 03:59
基于FPGA的电风扇控制器
verilog
，视频/代码
名称：基于FPGA的电风扇控制器
verilog
软件：QuartusII语言：
Verilog
代码功能：基于FPGA的电风扇控制器运用EDASOPO实验开发系统设计一个基于FPGA的电风扇定时开关控制器,能实现手动和自动模式之间的切换
蟹代码丫
·
2023-10-27 01:07
fpga开发
verilog
电风扇
简单电子琴设计
verilog
蜂鸣器8音阶,视频/代码
名称：简单电子琴设计
verilog
软件：QuartusII语言：
Verilog
代码功能：简易电子琴电路1、输入为8个按键，每个按键对应一个音阶2、输出为speaker蜂鸣器，当其中一直按键按下时，输出特定频率的音阶方波信号演示视频
蟹代码丫
·
2023-10-27 01:07
fpga开发
电子琴
verilog
蜂鸣器
简单8位CPU设计
verilog
微处理器，源码/视频
名称：8位CPU设计微处理器软件：QuartusII语言：
Verilog
代码功能：设计一个简单的处理器，可以实现
加减法
以及简单的逻辑运算。
蟹代码丫
·
2023-10-27 01:04
fpga开发
CPU
处理器
verilog
System
Verilog
randomize (2)
前言基于《IEEEStandardforSystem
Verilog
—UnifiedHardwareDesign,Specification,andVerificationLanguage》18章的学习和自己的理解
吹爆大气球
·
2023-10-26 23:08
IEEE
std
for
systemverilog
10.25
verilog
复习，代码规范复盘，触发器复习
verliog复习1.模块的输入输出(reg与wire)输入是线性，wire,输出较复杂需要之前的状态，不仅仅是由当下输入来的信号的与或非组合而成的，需要保存之前状态的，输出类型是reg。比如计数器，需要在之前计数的基础上再加1，所以是reg型，但输入是wirewire就是起到一个信号传递的作用，它不保存信号而reg会在一定条件下保存信号即就是用wire去接收信号，处理信号，转化信号用reg（时序
CQU_JIAKE
·
2023-10-26 21:31
数电
代码规范
fpga开发
定时器模块FB【FPGA】
定时器FB：通过
Verilog
编程实现定时器的案例如下：moduletimer(inputclk,//时钟信号inputrst,//复位信号outputreg[31:0]count//计数器输出);reg
cfqq1989
·
2023-10-26 18:50
FPGA
fpga开发
做SEO需要掌握哪些核心技术！
做SEO优化不像做数学
加减法
，更像是文章写作，没有固定的套路。理想中的SEO需掌握建站知识，代码开发知识，服务器知识掌握等。
octcenqtwk
·
2023-10-26 16:05
低成本IC上岸攻略—IC设计网课白嫖篇
数字电路基础清华大学王红主讲：数字电子技术基础西安电子科技大学任爱锋主讲：数字电路与逻辑设计模拟电路基础上交大郑益慧主讲：模拟电子技术基础清华大学华成英主讲：模拟电子技术基础半导体物理：西安电子科技大学柴常春等主讲：半导体物理
Verilog
IC观察者
·
2023-10-26 08:02
芯片设计
IC设计
集成电路
芯片
集成电路设计
hdlbits系列
verilog
解答(向量反序）-17
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述给定一个8位输入向量[7：0]，反转其位顺序。
zuoph
·
2023-10-25 17:56
verilog语言
fpga开发
hdlbits系列
verilog
解答(4输入门操作）-15
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述构建具有四个输入的组合电路，in[3:0]。
zuoph
·
2023-10-25 17:26
verilog语言
1024程序员节
fpga开发
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他