E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
基于
Verilog
设计的复位电路设计
1.1简介复位指的是将寄存器中的值全部置成默认值，一般复位包括同步复位和异步复位，复位可以由硬件开关控制，也可以由软件逻辑控制。复位电路复杂是因为复位本身是对大规模的硬件单元进行一种操作，必须要结合底层的设计来考虑问题。相信大家在学习FPGA或者ASIC的时候都有如下的疑问：1、数字逻辑为什么需要复位？2、FPGA板上面没有复位按键怎么办？3、复位只有通过按键复位一个控制方式吗？4、同步复位好还是
暴龙战士~
·
2023-11-10 13:04
fpga开发
「
Verilog
学习笔记」使用子模块实现三输入数的大小比较
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析题目要求编写子模块实现两个输入数的大小比较并输出较小值，可以使用if-else语句实现。
正在黑化的KS
·
2023-11-10 13:59
Verilog学习笔记
学习
笔记
Verilog
m基于FPGA的数据串并并串转换系统
verilog
实现,包含testbench,可以配置并行数量
目录1.算法仿真效果2.算法涉及理论知识概要3.
Verilog
核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程
·
2023-11-10 13:29
FPGA通信和信号处理
fpga开发
串并/并串转换
Verilog
之 initial 模块与always 模块的用法与差异
文章目录initial语法和用法特点和注意事项用途always语法和用法特点和注意事项用途二者差异initial在
Verilog
中，initial块是用来在模拟开始时执行一次性初始化操作的一种建模方式。
JNU freshman
·
2023-11-10 13:25
vivado
fpga开发
DC综合脚本 综合实例 smic180工艺库 AES综合 综合脚本解析
本文在linux中使用aes这个
verilog
实例，运行相应DC脚本生成门级网表，使用smic180标准工艺库以及IO库需要AES的DC综合源代码工艺库EDA虚拟机联系企鹅号3270516346首先在linux
chuanyi_wang
·
2023-11-10 07:57
数字集成电路DC综合
linux
运维
服务器
集成学习
DC入门（二）综合脚本
read_
verilog
的功能有4点，如上图。GTECH是generic-tech通用库，无工艺特性，只有逻辑特性。s
Arist9612
·
2023-11-10 06:53
DC
DC
DC 视频教程 第二课
第二课Designandtechnologydata1.载入RTL设计和逻辑库（即
Verilog
文件和db文件）2.载入physicaltechnology和designdata包括milkwayderectories
qq_38453556
·
2023-11-10 06:52
DC
3.基本运算部件，定点数的加减运算
目录一.算术逻辑单元，加法器二.串行加法器和并行加法器三.补码加减运算器四.原码，补码的加减运算（1）原码的
加减法
运算（2）补码的
加减法
运算五.溢出判断（1）采用一位符号位（2）采用一位符号位（3）采用两位符号位六
北京地铁1号线
·
2023-11-10 06:42
计算机组成原理
1024程序员节
计算机组成原理
TCP/IP协议栈设计—TCP设计实现小结
TCP/IP协议栈设计—TCP设计实现小结设计目的：在FPGA上采用纯
Verilog
描述的方式，实现可定制裁剪的TCPIP硬件协议栈，并加入超时重传、滑动窗口等优化算法，最终希望实现传输速率能超过200MHz
时间看得见
·
2023-11-09 17:05
TCP/IP
FPGA
Verilog
八分频FPGA设计
八分频FPGA
Verilog
设计顶层模块modulesiv(clk,pwm);inputclk;outputregpwm;reg[2:0]c;always@(posedgeclk)beginc<=c+1
Mr. Qu
·
2023-11-09 11:56
Verilog
FPGA
Verilog
八分频
FPGA学习记录（1）＜使用FPGA实现5分频＞
目录一、电路中的亚稳态以及解决方式1、什么是建立时间与保持时间2、为什么需要建立时间与保持时间3、如何解决亚稳态以及方式亚稳态的传播二、系统最高时钟频率计算&流水线思想1、系统最高频率2、流水线思想三、
Verilog
雨觞醉月
·
2023-11-09 11:54
FPGA学习手册
fpga
通用奇数分频FPGA设计
奇数分频FPGA设计--完整
Verilog
程序为CSDN资源的clk_div3模块部分核心程序：仿真结果：小结：上述程序思路。
时间看得见
·
2023-11-09 11:22
基于FPGA的基础程序设计
FPGA
Verilog
奇数分频
【FPGA学习】时钟分频
无论是分频还是倍频，我们都有两种方法，一种你是使用pll核，另外一种是手动用
verilog
hdl描述。（适用于整数比的分频），只
jkgkj
·
2023-11-09 11:19
Spartan-6
fpga开发
学习
Verilog
学习第十节（使用ram/rom IP核写入数据并测试）
ram初始配置首先点击侧边栏的IPCatalog并在搜索框中搜索ram，有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码rom测试代码编写`timescale1ns/1psmoduletbPossRam();regclka;regena;regwea;reg[14
Pluviophile_miao～
·
2023-11-09 09:27
学习
fpga开发
Verilog
学习第二节（设计一个以1s频率闪烁的LED灯）
设计一个以1s频率闪烁的LED灯（亮灭各500ms）思考步骤：fpga开发板上默认的时钟频率是50MHz，就是20ns闪烁一次，若要完成500ms闪烁一次的话就需要进行计数，500ms/20ns=25000000次，需要设置一个计数变量cnt进行记录，其位数应该等于25位，然后需要注意的是从0开始计数到25000000-1次的时候就可以了，不要记到整，因为它还需要进行个归零状态也需要一次时钟计数e
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第五节（串口发送部分）
小梅哥串口部分学习part1串口通信发送原理串口通信发送的
Verilog
设计与调试串口发送应用之发送数据串口发送应用之采用状态机实现多字节数据发送串口通信发送原理1：串口通信模块设计的目的是用来发送数据的
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第八节（数码管段码显示）
共阴极数码管：低电平端接的都是0，高电平端哪里设置为1，哪里就亮~共阳极数码管与之相反~视觉暂留：对于三位的共阴极数码管第0.01s：让数码管0的a段亮，其他数码管全灭Sel0为高电平，sel1和sel2为低电平A段为低电平第0.02s：让数码管1的b、c段亮，其他数码管全灭Sel1为高电平，sel0和sel2为低电平B和C段为低电平第0.03s：让数码管2的e段亮，其他数码管全灭Sel2为高电平
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
学习第九节（DDS原理）
一个完整的周期，被分成了2^32个点，输出32个点，每1ms输出一个点，得到一个完整周期的波形。2^32/32=2^27B:频率控制字Fo=Fclk/(2^N/B)=Fclk*B/2^N根据图像计算得：频率为1000000000/1315200=760根据上面的公式计算得：50MHz*10^16/2^32=762可知计算正确~moduleDDS_Module(inputClk,inputReset
Pluviophile_miao～
·
2023-11-09 09:56
FPGA学习
学习
fpga开发
Verilog
使用vscode
Toolssettingtexteditorvscode文件路径[linenumber]:[filename]（可能会出错，可以去vscode确认打开的文件路径，后经调整后改为vscode文件路径[filename]）安装插件搜索
Verilog
小昊☆
·
2023-11-09 09:37
vscode
ide
编辑器
hdlbits系列
verilog
解答（always块nolatch语句）-36
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述假设您正在构建一个电路来处理来自游戏的PS/2键盘的扫描码。设定接收到的最后两个字节的扫描码，您需要指示是否按下了键盘上的一个箭头键。
zuoph
·
2023-11-09 05:12
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块casez语句）-35
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述为8位输入构建优先级编码器。给定一个8位向量，输出应报告向量中的第一个（最低有效）位，即1。如果输入向量没有高位，则报告零。
zuoph
·
2023-11-09 05:42
verilog语言
fpga开发
hdlbits系列
verilog
解答（always块条件语句）-37
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述
Verilog
有一个三元条件运算符（？：）很像C语言：(condition?
zuoph
·
2023-11-09 05:33
verilog语言
fpga开发
【实验报告】LFM信号产生与频谱分析（记录一次实验：《电类综合实验》）
其次使用
Verilog
HDL进行模块的设计。再次利用Modelsim软件与Q
lu-ming.xyz
·
2023-11-08 20:48
其他学习记录
fpga
5.集合运算
第四章：集合运算4.1表的
加减法
4.1.1什么是集合运算集合在数学领域表示“各种各样的事物的总和”,在数据库领域表示记录的集合.具体来说,表、视图和查询的执行结果都是记录的集合,其中的元素为表或者查询结果中的每一行
Mrs.King_UP
·
2023-11-08 17:46
SQL
java
数据库
sql
【
Verilog
数字系统设计——方式可控的移位寄存器】
Verilog
数字系统设计——方式可控的移位寄存器题目编程实现方式可控的移位寄存器，移位方式共有四种：a、自循环左移；b、带进位位循环左移；c、自循环右移；d、带借位位的循环右移。寄存器异步复位。
+1 ^_^
·
2023-11-08 02:23
fpga开发
杭电数字电路课程设计——移位寄存器
（2）掌握灵活运用
Verilog
HDL语言进行各种描述与建模的技巧和方法。
Jackson_陈
·
2023-11-08 02:22
杭电
数组电路课程设计
fpga开发
单片机
嵌入式硬件
Verilog
学习笔记——时序逻辑（shift register移位寄存器）
1.4位移位寄存器4-bitshiftregistermoduletop_module(inputclk,inputareset,//asyncactive-highresettozeroinputload,inputena,input[3:0]data,outputreg[3:0]q);always@(posedgeclkorposedgeareset)beginif(areset)qmodul
weixin_43911447
·
2023-11-08 02:22
学习
笔记
fpga开发
Verilog
——74HC194多功能双向移位寄存器
Verilog
——74HC194多功能双向移位寄存器设计思路代码实现设计模块测试模块仿真结果设计思路根据74HC194的功能表进行行为级建模，如下图：代码实现设计模块//filename:74HC194
是岳岳呀
·
2023-11-08 02:20
Verilog
移位寄存器（左移、右移、双向）的
Verilog
实现
移位寄存器（左移、右移、双向）的
Verilog
实现移位寄存器的功能和电路形式较多，按移位方向分有左移、右移、和双向移位寄存器；按接收数据方式分为串行输入和并行输入；按输出方向分为串行输出和并行输出。
ECC&SM9
·
2023-11-08 02:19
verilog
verilog
数字系统设计——串入并出移位寄存器
一、串入并出移位寄存器1.1、概念串入并出移位寄存器：串行数据，经过几个时钟周期，在移位寄存器中，最终输出并行的数据。2.1、串入并出设计图端口解释：a)i_clk:串口时钟b)i_rest:模块复位信号c)i_data:串口输入端d)i_ena:片选信号e)i_full:模块输入缓冲器已满（提醒发送端停止发送）f)o_ready:模块输出缓冲器已准备好数据（提醒并行接收端可以接收数据了）g)o_
masterHu_
·
2023-11-08 02:48
fpga开发
单片机
嵌入式硬件
verilog
串并转换（串入并出、并入串出、移位寄存器法和计数器法|
verilog
代码|Testbench|仿真结果）
串并转换一、前言二、串行输入并行输出转换2.1移位寄存器实现串行输入并行输出2.11移位寄存器实现串行输入并行输出2.12
verilog
代码2.13Testbench2.14仿真结果2.2计数器实现串行输入并行输出
Loudrs
·
2023-11-08 02:16
数字IC经典电路设计
fpga开发
单片机
嵌入式硬件
HDLBits(九)学习笔记——
verilog
实现移位寄存器、More Circuits（三输入查找表）
文章目录一、知识储备1、采用位拼接技术实现移位寄存器1.1左移1.2右移二、HDLBits题目练习Shift4四位移位寄存器Rotate100Shift18Lfsr53位LSFRLfsr32shiftregistern位移位寄存器3-inputLUTRule90Rule100一、知识储备1、采用位拼接技术实现移位寄存器1.1左移舍去高位，让输入补低位。（波形中out是16位表示的）modulein
Fighting_FPGA
·
2023-11-08 02:15
HDL
Bits
学习
fpga开发
verilog
——移位寄存器
在
Verilog
中，你可以使用移位寄存器来实现数据的移位操作。移位寄存器是一种常用的数字电路，用于将数据向左或向右移动一个或多个位置。这在数字信号处理、通信系统和其他应用中非常有用。
猫一样的女子245
·
2023-11-08 02:45
fpga开发
关于小白如何学FPGA这件事
关于小白如何学FPGA这件事注意点：如果输入信号在最终没有输出，
verilog
是不会各这个信号分配资源的。
奈奎斯特不稳定
·
2023-11-08 00:26
FPGA
Verilog
例化时传递参数，例化格式
例化时传递参数，例化格式在例化模块时可以改变模块中parameter的值。例如：modulemoduleadder_16(inputa,inputb,outputsum);parametertime_delay=0;parametertime_count=0;/*codehere*/endmodule例化它：adder_16#(4,9)ADD0(.a(in1),.b(in2),.sum(out1)
Glingli
·
2023-11-07 23:00
fpga开发
DVT |自动重构
一个典型的设计和验证环境使用丰富的语言组合，包括System
Verilog
、
路科验证
·
2023-11-07 18:20
SV语言与UVM应用
路科验证
验证论文解读
IC验证
DVT
Verilog
函数及语法（日常更新）
一、F1、fwrite：file=$fopen("./test.txt",'w');$fwrite(file,"%04x",in);解释：使用fwrite首先要有一个文件句柄，%04x的意思是四个16进制数，然后如果不足4个，则在前面补0。2、readmemb()这个函数读入数据需要输入数据的完整路径，不能输入相对路径，不然可能无法正确度入数据。
youzjuer
·
2023-11-07 04:26
FPGA
fpga
【
Verilog
语法006】$fwrite文件操作
integerhandle;always@(posedgeclk)beginif(rst)beginhandle=$fopen("data.txt");$fdisplay(handle,"%h",16'h2);$fclose(handle);endelseif()beginhandle=$fopen("data.txt","a+");$fdisplay(handle,"%h",16'h2);$fc
qq_1615549892
·
2023-11-07 04:56
verilog
hdmi彩条显示与滚动实验(
verilog
)
hdmi接口高清晰度多媒体接口(英文:HighDefinitionMultimediaInterface，HDMI)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，可同时传送音频和影像信号，最高数据传输速度为2.25GB/s，无需在信号传送前进行数/模或者模/数转换。HDMI向下兼容DVI，但是DVI（数字视频接口）只能用来传输视频，而不能同时传输音频，这是两者最主要的差别。此外
意大利的E
·
2023-11-07 03:29
fpga学习
fpga开发
verilog
全加器和四位加法器
1.基于原理图设计半加器以及全加器以及四位加法器半加器：保存为half_addr.bsf之后，可以在该项目中添加半加器全加器：通过RTL-Viewer查看半加器和全加器添加全加器到项目在process里面先后执行startfitter和starttimeanalyzer生成testbench模板修改testbench文件：//Copyright(C)2018IntelCorporation.All
意大利的E
·
2023-11-07 03:29
fpga开发
“10以内的
加减法
都算错，你猪啊！”《小舍得》的教育焦虑我也有
近期，电视剧《小舍得》在网络上热播。剧中家长的教育焦虑真实映照现实，代入感极强，令我几度落泪。谁都想做个不打不骂，不吼不叫的好家长，养出一个乖巧懂事，自主学习能力超强的学霸来。然而，理想很丰满，现实很骨感。当看到自家孩子学习态度吊儿郎当，做作业又马虎大意，即使学了再多的育儿知识，懂得了再多的正面管教技巧，家长们依然会火冒三丈，暴跳如雷，禁不住对孩子破口大骂！“我骂他，是为他好。对他严格，他才会知道
茶茶说道
·
2023-11-06 16:09
verilog
每日一练- 移位寄存器
moduleshift_1x64(clk,shift,sr_in,sr_out,);inputclk,shift;inputsr_in;outputsr_out;reg[63:0]sr;always@(posedgeclk)beginif(shift==1'b1)beginsr[63:1]<=sr[62:0];sr[0]<=sr_in;endendassignsr_out=sr[63];endmo
初夏的雪花
·
2023-11-06 16:21
SoC
嵌入式
soc
芯片
「
Verilog
学习笔记」移位运算与乘法
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析1、在硬件中进行乘除法运算是比较消耗资源的一种方法，想要在不影响延迟并尽量减少资源消耗，必须从硬件的特点上进行设计
正在黑化的KS
·
2023-11-06 11:01
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」位拆分与运算
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网1、寄存器的位是可以分开单独运算的，并不是一个输入就一定是一个数据，在很多情况下，一个输入既包括数据又包括地址等其他有效信息
正在黑化的KS
·
2023-11-06 11:59
Verilog学习笔记
Verilog
136/1000 六岁的孩子学的是100以内的
加减法
？
老师：“……数学学的是100以内的
加减法
”我：“100以内的
加减法
，我都不会……”好姐妹分享了两个观点，我反观这样竞争的现实，确实耐人寻味。
茉莉大大
·
2023-11-06 08:25
草木尽芬芳—读《一蔸雨水一蔸禾》
题外话：2020伊始，也许诸君又立下颇多誓愿，在争朝夕的匆匆步履中，不妨做点
加减法
，减点世俗纷扰，加点内心灵气，这灵气，与你的大自然相呼应。推荐大家看一本充满清亮生命力的书——《一蔸雨水一蔸禾》。
jessie文
·
2023-11-06 04:32
chisel多时钟域设计（注释）
在
Verilog
里，多时钟域的设计很简单，只需声明多个时钟端口，然后不同的always语句块根据需要选择不同的时钟作为敏感变量即可。
耐心的小黑
·
2023-11-06 00:22
#
chisel学习笔记
chisel
多时钟域
数字电路
解析整型最大值(Integer.MIN_VALUE)溢出变为最小值(Integer.MAX_VALUE)
)溢出变为最小值(Integer.MAX_VALUE)解析整型最大值(Integer.MIN_VALUE)溢出变为最小值(Integer.MAX_VALUE)，java二进制最小值减法减1结论二进制的
加减法
的结果如图分析
笙烛
·
2023-11-05 15:43
java
gvim 模板（ab命令快速生成常用
Verilog
模板）
提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、模板制作方法二、使用步骤总结前言gvim在编写
Verilog
代码时通过预先设定的模板可以快速生成特定代码模块，提高代码编写效率
Bright在努力
·
2023-11-05 13:11
GVim使用技巧
fpga开发
linux
vim
「
Verilog
学习笔记」四选一多路器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析通过波形示意图我们可以发现，当sel为0，1，2时，输出mux_out分别为d3，d2，d1，那么sel=
正在黑化的KS
·
2023-11-05 10:44
Verilog学习笔记
Verilog
上一页
27
28
29
30
31
32
33
34
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他