E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
verilog加减法
「
Verilog
学习笔记」输入序列连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」不重叠序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，当连续的六个输入值符合目标序列表示序列匹配，
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」 输入序列不连续的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网题目要求检测a的序列，a为单bit输入，每个时刻可能具有不同的值，且并不是每一个数据都是有效的，需要根据data_valid
KS〔学IC版〕
·
2023-11-23 21:58
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」含有无关项的序列检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕
·
2023-11-23 21:51
Verilog学习笔记
学习
笔记
Verilog
6周岁了，拼音与20以内
加减法
都很差，家长着急，可以上一年级？
而且如果孩子上公立幼儿园的话，这些汉语拼音和20以内的
加减法
，他根本就不学，都是零基础入园的入学的。
英语时代
·
2023-11-23 21:48
数字逻辑电路基础-时序逻辑电路之锁存器
文章目录一、锁存器简介二、
verilog
源码三、综合及仿真结果一、锁存器简介本文介绍数字逻辑电路中一种常用的基础时序逻辑电路-锁存，顾名思义，它的功能就是将输入在控制信号有效时透明传输到输出端，当控制信号无效时
zuoph
·
2023-11-23 17:50
数字电路
fpga开发
练习7-在
Verilog
中使用任务task
在
Verilog
中使用任务task1，任务目的2，RTL代码，交换3，测试代码4，波形显示1，任务目的（1）掌握任务在
verilog
模块设计中的应用；（2）学会在电平敏感列表的always中使用拼接操作
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
1-
verilog
的串行滤波器FIR实现
verilog
的串行滤波器FIR实现1，RTL代码2，RTL原理框图3，测试代码4，输出FIR滤波器的波形参考文献:1，基于FPGA的串行FIR滤波器设计与实现2，FPGA实现FIR滤波器1，RTL代码
向兴
·
2023-11-23 17:13
Verilog数字系统设计教程
fpga开发
11月份的运动总结
减脂不是一道简单的
加减法
，而是一个长期的函数。这个过程中摄入与
比喻说
·
2023-11-23 17:11
练习八-利用有限状态机进行时序逻辑的设计
利用有限状态机进行时序逻辑的设计1，任务目的：2，RTL代码，及原理框图3，测试代码，输出波形1，任务目的：（1）掌握利用有限状态机实现一般时序逻辑分析的方法；（2）掌握用
Verilog
编写可综合的有限状态机的模板
向兴
·
2023-11-23 17:38
Verilog数字系统设计教程
fpga开发
人际:学会做
加减法
，岁数越大，越要学会做减法，去接触和认识对发展有帮助的圈子，这是加法，砍掉影响你成长的圈子，这是减法。我的理解是，不以成败论英雄，主要看两样东西，一是习惯，二是人品。有恶习的人...
你将时间和精力花在哪里，哪里就会开花结果，希望你不要质疑这一点。所以，我强烈建议，在你还没有资格享受生活的时候，把玩游戏、追剧等等这些特别容易耽误你去做正经事的娱乐方式给戒掉。人一定要学会省钱，至少不要太过于超前消费。自然是紧要的地方，对年轻人来讲，提升自己是最紧要的，所以在提升自身价值，提高效率等方面，不要太过于吝啬。你在二三十岁的年纪，往自己身上投资的那些能力，日后都会给你带来实质的收益。野心
值得运用的读书笔记
·
2023-11-23 10:26
一段来自《
Verilog
HDL 高级数字设计》的错误
Verilog
代码
笔者之前在阅读《
Verilog
HDL高级数字设计》时的基4布斯乘法器一文时，就遇到了一段有问题的代码，而这个问题可以用
Verilog
基础：表达式位宽的确定（位宽拓展）文中的分析完美解决。
日晨难再
·
2023-11-22 17:47
数字IC
硬件工程
Verilog
fpga开发
Verilog高级数字设计
数字IC基础：有符号数和无符号数加、减法的
Verilog
设计
spm=1001.2014.3001.5482本文是对数字IC基础：有符号数和无符号数的加减运算一文中的谈到的有符号数
加减法
的算法进行
Verilog
实现，有关算法细节请阅读原文，本文不会过多谈到原理相关问题
日晨难再
·
2023-11-22 16:30
数字IC基础
fpga开发
硬件工程
数字IC
Verilog
硬件描述语言
硬件学习路线调研
学习路线《
Verilog
传奇》、《
Verilog
HDL高级数字设计》或者是《用于逻辑综合的VHDL》。不看书也能写出个三段式状态机就可以进入下一阶段了。
zianren
·
2023-11-22 11:55
FPGA
学习
fpga开发
2022最新版-李宏毅机器学习深度学习课程-P49 GPT的野望
给出描述和例子给出前半段，补上后半段In-contextLearning(noGD)结果目前看起来状况是,有些任务它还真的学会了,举例来说2这个
加减法
,你给它一个数字加另外一个数字,它真的可以得到,
QwQllly
·
2023-11-22 08:49
李宏毅机器学习深度学习
机器学习
深度学习
人工智能
由浅及深，认识小数的计数单位
之前听了向红老师的《笔算小数
加减法
》（四年级下册，有了一些关于小数性质的思考，尤其是小数的计算单位应该从什么时候开始渗透、什么时候提出正式的“计数单位”的概念，经过大家的讨论，我有了新的新的认识。
Arlene_____
·
2023-11-22 08:11
北邮22级信通院数电：
Verilog
-FPGA（10）第十周实验 实现移位寄存器74LS595（仿真方法验证）
跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客使用FPGA开发板验证的教程，请参考北邮22级信通院数电：
Verilog
-FPGA
青山入墨雨如画
·
2023-11-22 03:48
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（0）怎么使用modelsim进行仿真？modelsim仿真教程一份请签收~
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客最近很多uu问我怎么用quartus连接的modelsim软件进行仿真，所以这里给大家一个简要教程啦本篇文章以第九周实验：实现寄存器74LS374为例，按步骤讲解使用modelsim进行仿真的全过程，需要的uu
青山入墨雨如画
·
2023-11-22 03:44
北邮22级信通院数电实验
fpga开发
国产高云FPGA：纯
verilog
实现视频图像缩放，提供6套Gowin工程源码和技术支持
目录1、前言免责声明2、相关方案推荐国产高云FPGA相关方案推荐国产高云FPGA基础教程3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条跨时钟FIFO图像缩放模块详解设计框图代码框图2种插值算法的整合与选择VideoFrameBuffer图像缓存DDR3MemoryInterface4、Gowin工程1：640x480不缩放操作5、Gowin工程2：640x480缩小到300x300
9527华安
·
2023-11-22 01:07
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
高云FPGA
图像缩放
verilog
GOWIN
「
Verilog
学习笔记」边沿检测
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleedge_detect(inputclk,inputrst_n,
KS〔学IC版〕
·
2023-11-22 01:35
Verilog学习笔记
学习
笔记
Verilog
启蒙知识评估
今天学习启蒙知识评估中数概念、时间等方面的评估数概念的评估包括基数（1-30）、序数（1-10）、表象计算（10以内
加减法
）、加法运算和减法运算（20以内
加减法
）；时间的评估要求根据时间认知的规律，辨别包含时间的人物和钟表
雨松溪
·
2023-11-21 11:50
System
verilog
中Clocking blocks
1.clockingblock的作用Clockingblock可以将timing和synchronizationdetail从testbench的structural、functional和proceduralelements中分离出来，因此sampletimming和clockingblock信号的驱动会隐含相对于clockingblock的clock了，这就使得对一些keyoperations
一只迷茫的小狗
·
2023-11-21 01:36
Systemverilog
Systemverilog
IEEE Standard for System
Verilog
Chapter 22. Compiler directives
22.1General此子句描述以下编译器指令（按字母顺序列出）：`__FILE__[22.13]`__LINE__[22.13]`begin_keywords[22.14]`celldefine[22.10]`default_nettype[22.8]`define[22.5.1]`else[22.6]`elsif[22.6]`end_keywords[22.14]`endcelldefine[
一只迷茫的小狗
·
2023-11-21 01:36
算法
【FPGA】
Verilog
：实现 RS 触发器 | Flip-Flop | 使用 NOR 的 RS 触发器 | 使用 NAND 的 RS 触发器
目录0x00RS触发器（RSFlip-Flop）0x01实现RS触发器0x02使用NOR的RS触发器0x03使用NAND的RS触发器0x00RS触发器（RSFlip-Flop）触发器（Flip-Flop）是一种带有时钟的二进制存储设备，用于存储0和1的值。只有在时钟信号的边沿转换时，存储的0或1的值才会改变。从1到0的转换称为下降沿触发，而从0到1的转换称为上升沿触发。触发器中存储的值在触发器的输
柠檬叶子C
·
2023-11-20 22:06
fpga开发
Flip-Flop
RS
触发器
php
加减法
,php
加减法
。连续剧在线观看https:///index.php/vod/type/id/2.html翻看着儿子寄来的新年度挂历,挂历做得虽不是上乘却也是显得处处正好,不夸张......之间精确到15位数字浮点型数据的表示法通常有两种,浮点型数据的表示法通常有两种,我们通常使用的一种方法如下:
懒人美美
·
2023-11-20 17:16
php
加减法
IC前端面试总结（已拿NVIDIA和字节跳动ASIC芯片实习Offer）
System
Verilog
总结System
Verilog
：由
Verilog
发展而
Ryushane
·
2023-11-20 16:16
fpga开发
建议收藏《
Verilog
代码规范笔记_华为》
华为
verilog
编程规范是坊间流传出来华为内部的资料，其贴合实际工作需要，是非常宝贵的资料，希望大家善存。
移知
·
2023-11-20 15:53
代码规范
笔记
华为
【FPGA】
Verilog
：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN
目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一
柠檬叶子C
·
2023-11-20 14:19
fpga开发
断舍离|给生活做减法
而学会给自己的人生做
加减法
，才能活的潇洒自在。加法：喜欢的东西太贵要学会理财，提升自己的技能才有自由选择的权利，经过岁月沉淀一定会回馈更好的你。减法：化繁为简，保有品位的精致至简。
刘_末末
·
2023-11-20 13:43
计算机组成原理 期末复习
白中英等著计算机组成原理概述电子计算机分类计算机的发展历史存储器发展过程微处理器发展历史计算机的性能指标（重点）硬件组成单位数据的表示&运算数据数值数据定点数浮点数IEEE754float(重点）32位double64位十进制数串符号数据字符汉字（不考）编码方式原码反码补码移码校验码定点
加减法
sylviiiiiia
·
2023-11-20 13:47
学习
计算机组成原理
期末考试
[
verilog
] 八位比较器
八位比较器modulecode:modulecompare_8bit(equal,a,b);input[7:0]a,b;outputequal;regequal;always@(aorb)if(a>b)equal=1;elseequal=0;endmodulealways块中必须要用reg型变量，所以equal申请为reg型，如果不使用always块，也可以申请为wire型，一般来说，模块的输出数
Unknown_Fighter
·
2023-11-20 11:26
#
Verilog
verilog
比较器
VivadoAndTcl: read_
verilog
读一个或者多个
verilog
文件。
Unknown_Fighter
·
2023-11-20 11:56
#
VivadoAndTcl
fpga开发
硬件工程
fpga
一生一芯18——Chisel模板与Chisel工程构建
pwd=revg提取码:revgChisel转
Verilog
模板如下：链接:https://pan.baidu.com/s/1T9JQL5BccxqI4bscfU-JyA?
铭....
·
2023-11-20 10:38
一生一芯
scala
Chisel
「
Verilog
学习笔记」根据状态转移表实现时序电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点，刷题网站用的是牛客网分析可得逻辑表达式为可得逻辑表达式为`timescale1ns/1nsmoduleseq_circuit(inputA
KS〔学IC版〕
·
2023-11-20 09:24
Verilog学习笔记
学习
笔记
Verilog
FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）
时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示：随机读操作的波形图如下图所示：I2C驱动控制模块
Verilog
自小吃多
·
2023-11-20 08:16
FPGA
fpga开发
fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现
截位用
Verilog
HDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊
·
2023-11-20 05:53
fir
matlab
fpga
MISRA 2012学习笔记(5)-Rules 8.10
Rules8.10基本类型模型(Theessentialtypemodel)8.10.1原理8.10.2基本类型(Essentialtype)Rule10.1操作数不得具有不适当的基本类型Rule10.2在
加减法
运算中
赞哥哥s
·
2023-11-20 04:30
Autosar笔记
MISRA2012
数电和
Verilog
-时序逻辑实例二：移位寄存器
A.15时序逻辑实例二：移位寄存器简单的单向移位寄存器，由低位向高位移动，可以通过load加载设定移位寄存器的初始值。设计模块//文件路径：a.15/src/shifter.vmoduleshifter(clk,rst_n,load_enable,load_data,dout);inputclk;inputrst_n;inputload_enable;input[7:0]load_data;out
程序员Marshall
·
2023-11-20 04:16
数电和Verilog基础
fpga开发
北邮22级信通院数电：
Verilog
-FPGA（10）第十周实验 实现移位寄存器74LS595
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画
·
2023-11-20 04:41
北邮22级信通院数电实验
fpga开发
循环优先级仲裁~位屏蔽仲裁算法
深入FPGA底层设计系列-循环优先级仲裁器算法：位屏蔽仲裁算法与
Verilog
代码编写_哔哩哔哩_bilibili位屏蔽算法：描述：对输入的多通道请求进行仲裁。
NoNoUnknow
·
2023-11-20 04:40
AXI
读书笔记
小项目
仲裁
EDA实验-----四位乘法器的设计（QuartusII）
掌握用
Verilog
语言实现基本二进制运算的方法。掌握
Verilog
语言的基本语法。二、实验设备PC机一台；FPGA实验箱一台。三、实验原理实现并行乘法器的方法又很多种，但
Gretel Tade
·
2023-11-20 01:02
EDA实验
fpga开发
EDA实验
Quartus
II
13.0
Verilog
硬件
EDA实验-----4*4矩阵键盘与数码管显示测试(Quartus ‖)
学会用于
Verilog
语言进行程序设计。二、实验仪器设备PC机一台。FPGA实验开发系统一套。三、实验原理本实验通过扫描4*4矩阵键盘的值，在数码管上显示对应
Gretel Tade
·
2023-11-20 01:02
EDA实验
计算机外设
fpga开发
EDA实验
Verilog
QuartusII
矩阵
verilog
产生16进制递增bin文件
https://verificationacademy.com/forums/system
verilog
/how-do-i-write-binary-dump-file-array-my-testbench.w
qq_1615549892
·
2023-11-19 21:56
#
verilog语法
fpga开发
verilog
中的定点数、浮点数、定点小数、定点整数的表示及运算
1、定点数：顾名思义定点数就是小数位固定不变的数叫做定点数，也就是小数点是定在某个位置不变的数。2、定点数的分类：（1）定点整数：定点整数的小数点后面没有其他的数值,即小数点定在了数的最后面定点整数又分为以下两类：@@：无符号的定点整数：Unsignedfixedpointinteger，无符号定点整数没有符号位，所以它的全部数位都用来表示数字，且它的小数点隐含在最低位后，在它的二进制形式中不存在
亦可西
·
2023-11-19 21:20
笔记
verilog
定点补码
加减法
运算_定点整数的
加减法
简述因为定点数一般用补码表示，我们对于原码的计算复杂，因为操作数取绝对值运算，实际操作并不仅仅取决于操作码，还与操作数的正负有关，并且可能对运算结果进行修正。因此我们下面主要讨论补码的加减运算方法。定义两个操作数都使用补码表示，连同符号位一起运算，结果也使用补码表示。基本关系(X+Y)补=X补+Y补(X-Y)补=X补+(-Y补)运算规则首先我们在下面的计算过程中，将下面几点作为运算规则1.对于定点
LinuxStory
·
2023-11-19 21:17
定点补码加减法运算
电路设计必备之--差分放大、
加减法
运算、光耦、电压电流采样
一、差分放大电路上图为典型的差分放大电路，也属于减法电路。其输出公式为：UO=（R2+R4）×R3×U1/[(R1+R4)×R2]-R4×U2/R2。实际应用的时候，一般取R1=R2,R3=R4，则输出电压为：UO=(U1-U2)×R4/R1。二、反相加法电路上图为反相加法电路，根据“虚断”、“虚短”可求得它的输出电压运算公式为：UO=-Rf（U1/R1+U2/R2+U3/R3），一般我们取R1=
KeFan2615
·
2023-11-19 18:46
电路分析
java中字符串加法_java字符串加法运算
HELSystem.out.println(s6);System.out.println(s1+s2+s3+s4+s5+s6);}2)运算符+不仅可以连接两个字符串,还可以将......13程序功能简介程序用字符界面实现十道100以内
加减法
数学题
一稿过
·
2023-11-19 13:59
java中字符串加法
基于FPGA的五子棋（论文+源码）
将在硬件设计的基础上完成程序的设计，其中拟打算
VERILOG
HDL语言进行程序的编写，该语言和VHDL是两种FPGA的编程语言之一，
VERILOG
HDL相对来说语法更偏近于C，同时由于选用ALTTE
沐欣工作室_lvyiyi
·
2023-11-19 12:58
fpga开发
单片机
嵌入式硬件
stm32
毕业设计
物联网
VsCode编写
Verilog
，自动生成Testbench,生成Wave-20220329
目录一、准备工作①安装VScode（不是VisualStudio2019/2017/2012）:自行百度②安装I
verilog
与GTKWave波形查看器③安装Vscode插件以及配置：二、写测试平台testbench
ZDA2022
·
2023-11-19 11:58
FPGA_Study
单片机
vscode
vscode编写
verilog
的插件【对齐、自动生成testbench文件】
vscode编写
verilog
的插件：插件名称：
verilog
_testbench,用于自动生成激励文件安装教程：基于VSCode的Testbench文件自动生成方法——基于VSCode的
Verilog
@晓凡
·
2023-11-19 11:49
FPGA学习之路
vscode
上一页
23
24
25
26
27
28
29
30
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他