PCIe

手把手教你学PCIE--内存管理（2）-基本概念： UMD（用户模式驱动）、KMD（内核模式驱动）和 DDK（设备驱动开发工具包）之间的关系

目录示例背景步骤详解具体流程图示总结了更好地理解UMD（用户模式驱动）、KMD（内核模式驱动）和DDK（设备驱动开发工具包）之间的关系以及它们如何协同工作，我们可以考虑一个具体的示例：使用VulkanAPI提交一个简单的图形渲染作业到GPU。示例背景假设我们有一个使用VulkanAPI编写的应用程序，该应用程序希望在屏幕上渲染一个三角形。这个过程涉及到从高级的图形API调用到底层硬件执行的一系列步
小蘑菇二号·2025-06-06 14:27

XDMA pcie环路测试

二、如果是windows环境，进行相关驱动开发，打驱动，然后进行应用层数据读写操作参考：（WIN）S04-CH01PCIEXDMA开发环境搭建以及环路测试-4-PCIEUISRC工程师开源站-三、如果是和
hahaha6016·2025-06-06 00:27

PC无法识别PCIE设备问题

PC无法识别PCIE设备问题1.延迟PC启动，确保PCIE设备先于PC启动2.优化pcie初始化过程，加速设备识别3.PCIE外部供电和PC给PCIE供电，这个是会有差异的二、识别原理主板在上电后的一段时间
hahaha6016·2025-06-06 00:27

南京芯麒电子-基于XCVU13P的高性能PCIE采集处理卡

工艺的的VIRTEXUltraScale+系列主器件XCVU13P构建的一款高性能数据处理平台，板载2组独立的64/80bit2400MDDR4，每组最大容量16GByte，提供1个FMC+接口、1路PCIex16
南京芯麒电子15601598523·2025-06-05 04:06

NVMe Host IP 如何应用

NVMeHostIP如何应用项目场景：虽然NVMehostip已经将开发人员从繁杂的PCIe控制操作解放出来，但是一般NVMeHostIP只负责控制PCIe的读写等命令，如何使用是设计人员面临的问题。
tiantianuser·2025-06-04 02:14

终于完成了UCIe 2.0的中文版

UCIe2.0具有以下特点：-协议与架构-支持多种协议，如PCIe、CXL和流协议，实现了协议的灵活映射。-采用分层架构，包括协议层、Die-to-Di
LeeAmos1·2025-06-02 03:05

接口延迟全拆解：USB和PCIE谁更靠谱？一篇看懂工控人/音视频人的痛点！

别急，很有可能是你在“USB对比PCIE延迟”这个关键点上，没选对接口！
华颉科技·2025-05-30 15:21

PCIe系统中的ATS机制简介

PCIe系统中的ATS机制简介摘要：在PCIe（PeripheralComponentInterconnectExpress）系统中，ATS（AddressTranslationService）是一种重要的机制
元直数字电路验证·2025-05-30 05:14

鲲鹏服务器PCIE加速卡驱动异常问题

公司的某款PCIE加速卡产品，一直在各类基于x86CPU的台式机/服务器上都运行良好；前一段时间，有客户将该款加速卡产品应用到了某款鲲鹏服务器上，在进行性能压测时出现异常，系统日志中大量出现这两类告警信息
IT老兵2025·2025-05-28 13:50

PCI Express架构链路层与事务层测试规范资源下载

PCIExpress架构链路层与事务层测试规范资源下载【下载地址】PCIExpress架构链路层与事务层测试规范资源下载探索PCIExpress技术的核心细节，这份资源为硬件工程师和系统设计师提供了链路层与事务层测试的全面指南
邴韵芯·2025-05-28 05:55

pcie读写ddr_DDR4内存与PCIe 双杀打造4秒闪开的五星神机

电脑硬件的更新迭代速度可以说是日新月异。不知不觉中，英特尔全新一代的Skylake处理器和100系列的芯片已经上市几个月的时间，2016年初正式进入全面普及通道。DIY的的趋势就是"喜新厌旧"，对于热衷于硬件追新的玩家，这第六代酷睿处理器和100系列主板早已纳入囊中了。因为对于游戏来说，硬件的性能就是最好的助推器，Skylake处理器与DDR4内存组合的强悍表现对游戏的帮助也是不言而喻的。全新一代
一小块的海绵·2025-05-27 23:14

USB转JTAG、USB转I2C、USB转SPI、USB转RS121/RS422/RS485芯片调试笔记

1.1测试环境1.1.1整体环境介绍测试环境说明板卡：pcie403板卡主控芯片：Xilinxxcvu13p-fhgb2104-2调试软件：Vivado2018.3代码环境：Vscodeutf-8测试工程
vx：module1066·2025-05-27 23:44

Proxmox VE支持RM520N 5G模块

准备工作硬件软路由（如j4125），需要支持minipcie移远RM520N（M.2KEYB接口）M.2KEYB转minipcie的转换模块软件安装PVE系统移远RM520N官方提供的驱动和拨号软件PVE
仙吟·2025-05-26 17:11

pcie的未来计算架构中的可持续发展与绿色计算

目录专栏文章：前沿技术探索-未来计算架构中的可持续发展与绿色计算文章简介正文39.1绿色计算的重要性1.能源消耗问题2.资源利用率3.法规和政策要求4.社会责任与品牌形象39.2绿色计算的关键技术1.低功耗设计2.动态电源管理（DPM）3.液冷技术4.虚拟化与容器化技术5.节能型存储技术6.智能电网与可再生能源39.3可持续发展的实践案例案例一：数据中心的绿色计算实践案例二：边缘计算的绿色计算实践
xiaoheshang_123·2025-05-25 08:06

基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡

基于AMDXCVU47PHBM2FPGA的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA·2025-05-24 06:11

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

与其配套的底板是标准的全高全长Gen4.0x8的PCIE卡，由底板引出了DP显示、USB3.0、USB2.0、RJ45、QSFP28、SMA、串口、存储接口、SATA3、M
FPGA_ADDA·2025-05-24 06:10

新思科技招聘 | 十一月热招职位（外企内推哦）

open岗位：1、IPSubsystemDesignEngineer(PCIE/USB)北京/上海/深圳2、AnalogDesignEngineer,Staff武汉3、ASICDigitalDesign
shevary·2025-05-23 20:05

PCIe-BAR空间的访问和配置

前文：几乎所有的设备中都有能够让软件访问的内部寄存器或是存储空间位置。这些内部位置有可能用来控制设备的行为、报告设备的状态，或者可能用来保持住设备要进行处理的数据。这意味着这些内部位置需要是可寻址的（addressable）。软件必须可以执行一个带有地址的读或者写操作，以此来访问目标设备内相应的内部位置。为了让这种方式可行，这些内部位置都需要被分配地址，并且所分配的地址也都必须是系统所支持的地址空
余大大.·2025-05-20 18:00

高速数字测试利器，新款是德科技UXR0504B示波器

UXR0504B具备四个通道高达50GHz的带宽，凭借业界领先的信号保真度和实时分析能力，可帮助您加快洞察速度，是PCIe、PAM4、5G和先进雷达应用的理想选择。
益莱储中国·2025-05-19 04:20

基于PXIE的Kintex UltraScale系列FPGA处理板卡

1、简介PXIE2320一款基于3UPXIE总线架构的高性能数据预处理FMC载板，板卡具有1个FMC+（HPC）接口，1个X8GTH背板互联接口，可以实现1路PCIex8。
VX15600254840·2025-05-17 22:20

PCIe-6314 四口USB 3.2工业级主控卡技术白皮书

一、产品定位与核心价值PCIe-6314是专为工业自动化、机器视觉、智能装备等严苛场景设计的高性能4口USB3.2主控卡。
qq_52609913·2025-05-17 07:36

常见串行通信协议误码率（BER）比较

1、PCIExpress：Gen1(2.5Gbps)/Gen2(5Gbps)/Gen3(8Gbps)/Gen4(16Gbps)/Gen5(32Gbps)均要求BER低于10-12。
Felix@SH·2025-05-16 09:04

【deepseek】pcie bar 大小

PCIe设备的BAR地址范围并非完全由Host芯片（如CPU/SoC）设计时静态决定，而是由Host芯片的物理地址空间设计、RootComplex（RC）的地址路由能力、固件（BIOS/UEFI）策略以及操作系统共同动态分配的
若风的雨·2025-05-16 00:23

【deepseek】pcie bar 大小

PCIe设备的BAR地址范围并非完全由Host芯片（如CPU/SoC）设计时静态决定，而是由Host芯片的物理地址空间设计、RootComplex（RC）的地址路由能力、固件（BIOS/UEFI）策略以及操作系统共同动态分配的
若风的雨·2025-05-16 00:23

【deekseek】P2P通信路由过程

在PCIe网络中，当同一Switch下的两个Endpoint设备（如GPU或NVMeSSD）进行点对点（Peer-to-Peer,P2P）通信时，数据无需经过RootComplex（RC）或主机内存，而是通过
若风的雨·2025-05-16 00:18

21天学会PCIe专栏简介

目录21天学会PCIe专栏简介专栏目标学习计划第一周：基础知识第1天：PCIe概述第2天：PCIe架构第3天：关键术语第4天：配置空间第5天：事务类型第6天：数据传输第7天：错误处理第二周：开发工具和环境第
xiaoheshang_123·2025-05-15 15:46

PCIE协议-4-逻辑物理层-8.0 GT/s及更高数据速率编码

4.2.28.0GT/s及更高数据速率编码当PCIExpress链路以8.0GT/s或更高的数据速率运行时，它使用本小节中描述的编码规则：128b/130b编码。
微辣不麻·2025-05-15 13:00

基于Kintex-7 FPGA的FMC PCIE预处理侧插卡

1、简介PCIE1010是一款基于PCIE总线架构的高性能数据预处理FMC载板，板卡具有1个FMC（HPC）接口，1路PCIex8主机接口、1个RJ45千兆以太网口。
VX15600254840·2025-05-15 12:29

Xilinx Kintex-7系列FPGA的开发板SATA/PCIe接口

前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列FPGA自主研发的核心板+底板方式的开发板，可快速评估FPGA性能。核心板尺寸仅80mm*58mm，底板采用沉金无铅工艺的6层板设计，专业的PCBLayout保证信号完整性的同时，经过严格的质量控制，满足工业环境应用。SOM-TLK7核心板引出FPGA丰富的资源信号引脚，二次开发极其容易，客户只需要专注上层应用，大大降低了开发
Tronlong创龙·2025-05-15 12:25

FPGA： Xilinx Kintex 7实现PCIe接口

在XilinxKintex-7系列FPGA上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP
InnoLink_1024·2025-05-15 11:23

[测试 1.2] SerialTek PCIe/NVMe协议分析仪

依公知及经验整理，原创保护，禁止转载。专栏《深入理解系统》<<<<返回总目录<<<<一.本博客及动态出现的信息，均仅供参考。本人将尽力以求所提供信息的准确性及可靠性，但不保证有关资料的准确性及可靠性。本人对有关资料所引致的错误、不确或遗漏，概不负任何法律责任（包括侵权责任、合同责任和其它责任）。二.任何透过本博客及动态的网页或链接及得到的资讯、产品及服务，本人概不负责，亦不负任何法律责任。三.本博
微AI·2025-05-12 21:35

cocotbext-pcie使用经验交流

其中，对于DMA引擎的验证工作使用了开源的cocotbext-pcie框架来进行验证。本文将简要介绍cocotbext-pcie的使用方式，以及在使用中遇到的问题。
·2025-05-11 22:42

D720201 PCIE 转USB HUB

1.启动时出现了下面错误[4.682595]pcieport0004:00:00.0:SignalingPMEthroughPCIePMEinterrupt[4.684939]pci0004:01:00.0
qq_28219531·2025-05-10 14:36

高速接口：PCIe 3.0 Link Training的详细过程

PCIe3.0链路训练（LinkTraining）的详细过程PCIe链路训练（LinkTraining）是物理层自动协商链路参数的关键过程，确保两端设备（如根复合体和端点）能以最优速率和配置建立稳定连接
InnoLink_1024·2025-05-05 15:23

基于 EFISH-SBC-RK3588 的无人机通信云端数据处理模块方案‌

通信接口扩展‌：PCIe3.0：外接5G模组（如QuectelRM500Q），支持SA/NSA双模组网，上
电鱼智能·2025-04-27 05:56

看看KIMI怎么说-沐曦C500计算卡是什么样的水平？

沐曦C500计算卡是沐曦公司推出的一款高性能国产GPU，具有较高的性能和诸多优势，以下是其具体介绍：性能参数算力：PCIe版本FP32矢量算力15TFLOPS、矩阵算力30TFLOPS，TF32算力120TFLOPS
释迦呼呼·2025-04-26 18:48

lspci是如何工作的

目录前言lspci那么系统是怎么知道每个PCIe设备具体是哪个厂商的哪种设备的？
WuPeng_uin·2025-04-26 14:21

[PCIe5.0] 6.2.4.2 Multiple Error Handling (Advanced Error Reporting Capability)

一、总结概括PCIExpress（PCIe）高级错误报告（AER）的多错误处理机制通过以下方式管理并发错误：错误状态寄存器：Uncorrectable/CorrectableErrorStatus寄存器累积记录错误
jxdzlgl2018·2025-04-26 09:48

[PCIe5.0] 6.2.4.1 Root Complex Considerations (Advanced Error Reporting)

一、总结概括PCIExpress（PCIe）**根复合体（RootComplex）**在高级错误报告（AER）中的关键机制如下：1.错误源标识（ErrorSourceIdentification）功能：
jxdzlgl2018·2025-04-26 09:18

看看Grok3怎么回答-沐曦C500计算卡是什么样的水平？

PCIe版本性能约为A100的77%，OAM版本约92%，内存64GB，功耗350-450W。内存带宽数据可能有误，需进一步确认，整体表现接近国际顶级。
释迦呼呼·2025-04-25 22:33

PCIE Spec ---Power management

Overview电源管理主要是分为两个大类：Dstates和Lstates。Dstates是和某个特定的Function有关的电源状态：D0为运行状态，功耗最大D1、D2为中间省电状态D3Hot是一个非常低的功率状态D3Cold为关机状态Lstates是和特定的link有关的电源状态：L0是运行状态L0p是L0的低功率子状态L0s,L1,L1.0,L1.1和L1.2是各种低功率状态电源管理主要提供
BIOS菜鸟工程师·2025-04-22 19:50

PCIE Spec ---Introduction

IntroductionPCIExpress是一种高性能的通用I/O接口，用于各种未来的计算和通信平台。
BIOS菜鸟工程师·2025-04-22 19:50

PCIE Spec ---PCI Express Layering Introduction

PCIExpressLayeringOverviewPCIE的逻辑结构可以分为三层：事务层、数据链路层、物理层。每一个层级可以分为两部分：一部分用于处理输出的信息，另一部分用于处理输入的信息。
BIOS菜鸟工程师·2025-04-22 19:50

基于PCIE X16总线架构的4路QSFP28 100G光纤通道适配器（可实现100%国产化）

板卡概述PCIE736是一款基于PCIE总线架构的4路QSFP28100G光纤通道适配器，该板卡具有1个PCIeGen3x16主机接口、一共4个QSFP28100G光纤接口，可以实现4路QSFP28100G
北京青翼科技·2025-04-22 18:09

【AI服务器】基于PCIe总线架构的2路10G光纤通道适配器

2路10GSFP+光纤通道PCIEx8主机接口，支持5Gbps/lane，系统带宽4GByte/s光纤通道支持RapidIO、Aurora等协议标准，最高支持10Gbps/lane具有1组独立的DDR3SDRAM
深圳信迈科技DSP+ARM+FPGA·2025-04-22 18:09

基于RK3588+FPGA+AI YOLO全国产化的无人船目标检测系统（二）平台设计

4.1国产AI平台总体架构本文设计了一套灵活高效的国产AI平台总体架构，设计方法是在嵌入式平台上使用串行总线（PeripheralComponentInterconnectexpress，PCIe）或者
深圳信迈科技DSP+ARM+FPGA·2025-04-22 15:51

【PCI】PCIe配置空间访问（九）

本文参考PCIe协议5.0：https://download.csdn.net/download/zz2633105/89204842配置空间结构PCI协议定义了256byte配置空间供PCI设备使用，
caodongwang·2025-04-20 09:29

【PCIE PHY链路训练】

PCIEPHY链路训练1Rc和EP整个系统工作如何确保经过物理层模数转换后的信号经过PCB如何能正确被对端设备物理层恢复？
中古传奇·2025-04-20 09:55

【rdma通信名词概念】

2PCIe中的MSI-X中断机制？1.在rdma网卡中，QP(SQ和RQ)、CQ、EQ和SQR的含义是什么以及功能是什么？
中古传奇·2025-04-20 09:25

手把手教你学PCIE（3.2）--PCIe 配置空间和配置机制详解

目录PCIe配置空间和配置机制详解1.配置空间(ConfigurationSpace)1.1结构1.2寄存器固定功能寄存器可编程寄存器2.配置机制2.1配置访问模式Type0Type12.2配置周期2.3
小蘑菇二号·2025-04-20 09:24
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他