FPGA技术优势

XILINX ARM+FPGA Zynq-7010/20 Linux-RT案例开发手册

Linux-RT内核简介RT-Linux(Real-TimeLinux)亦称作实时Linux，是Linux中的一种硬实时操作系统，它最早由美国墨西哥理工学院的V.Yodaiken开发。产品资料提供的Linux-RT内核应用了开源的RTPREEMPT机制进行补丁。PREEMPT_RT补丁的关键是最小化不可抢占的内核代码量，同时最小化必须更改的代码量，以便提供这种附加的可抢占性。PREEMPT_RT补
Tronlong创龙·2025-05-27 01:51

通过vivado HLS设计一个FIR低通滤波器

C综合以将C代码转换为RTL4.4进行RTL级仿真验证4.5导出IP4.6在Vivado中集成IPVivadoHLS是一款强大的高层次综合工具，可将C/C++代码转换为硬件描述语言（HDL），显著提升FPGA
fpga和matlab·2025-05-26 19:51

揭秘：如何通过智能化整平设备优化企业生产流程

以下从核心技术、效率提升、应用场景及未来趋势等方面，揭秘其如何助力企业实现生产流程的智能化升级：一、智能化整平设备的核心技术优势1.高精度加工能力精密矫平机通过机械压力调整和传感器网络，可消除金属板材的内应力与变形
玛哈特-小易·2025-05-26 19:19

国内五大多层PCB打样工厂

本文精选五家技术领先、服务优质的国内工厂，从生产模式、技术优势到服务特色进行全方位解析，为企业研发团队提供权威参考。
农民也会写代码·2025-05-26 17:40

深入解析FPGA中MIPI接口的调试和优化

本文章专注于京微FPGAH1芯片的MIPI接口调试，涵盖了从RX到TX的双向通信调试，特别关注于1.5Gbps的数据传输速度以及RGB到LVDS的数据转换。
徐子贡·2025-05-26 05:29

基于FPGA的CAMERALINK编码（纯FPGA）

概述提到CAMERALINK的编码，不得不提的两个方案，其中一为使用专用芯片解码，其二为使用FPGA解码，这两方法博主都是验证过，只能说各有优缺点，具体选择那种还要看，整体方案以及成本控制要求。
Eidolon_li·2025-05-26 05:58

14K屏FPGA通过MIPI接口点亮

一、屏参数屏分辨率为13320*5120，MIPI接口8LANE。二、驱动接口电路屏偏置电压±5.5V，逻辑供电1.8V。8LANEMIPI，2PORT。三、MIPIDSI规范DCS(DisplayCommandSet)：DCS是一个标准化的命令集，用于命令模式的显示模组。DSI、CSI(DisplaySerialInterface,CameraSerialInterface。DSI定义了一个位于
anhuihbo·2025-05-26 05:28

FPGA高速接口 mipi lvds cameralink hdml 千兆网 sdi

mipi:https://blog.csdn.net/SDJ_success/article/details/146541776cameralinkCameraLink协议CameraLink协议是一种专门针对机器视觉应用领域的串行通信协议，它使用低压差分信号(LVDS)进行数据的传输和通信。CameraLink标准是在ChannelLink标准的基础上多加了6对差分信号线，其中4对用于并行传输相
海涛高软·2025-05-26 05:56

基于Serverless架构的高效应用设计与实现：未来云计算的颠覆性趋势

本文将探讨基于Serverless架构的高效应用设计与实现，分析其核心操作、技术优势、挑战以及未来发展趋势，并通过实际案例分析，深入探讨如何优化应用设计并实现更高效的业务目标。一、Serverless
金枝玉叶9·2025-05-26 02:41

MIPI DSI AP介绍：FPGA - 利用FPGA实现MIPI DSI接口

随着移动设备的发展，MIPIDSI已经成为了最受欢迎的显示接口之一，由于其高速率和小型化设计，它在智能手机、平板电脑和其他便携式设备上得到了广泛的应用，而FPGA作为可编程逻辑器件，在实现复杂现场可编程门阵列时提供了强大的灵活性和可扩展性
程序员杨弋·2025-05-25 21:31

FPGA电子设计系统的资源优化（面积优化）与速度优化

一、电子设计系统的面积优化与速度优化1、资源优化：①资源共享：针对数据通路中耗费逻辑资源较多的模块，通过选择、复用的方式共享使用该模块，达到减少资源使用、优化面积的目的；②逻辑优化：使用优化后的逻辑进行设计，可以明显减少资源的占用；③串行化：将原来耗用资源巨大、单时钟周期内完成的并行执行的逻辑块分割开，提取出相同的逻辑模块（一般为组合逻辑块），在时间上利用该逻辑模块，用多个时钟周期完成相同的功能，
fpga小白历险记·2025-05-25 05:46

【Linux】第二十五章 运行容器

1.相比较虚拟机，容器有哪些技术优势？容器共享宿主操作系统的内核，容器之间分享硬件和操作系统资源，启动速度更快，可以高效利用资源。容器打包了应用程序及其所有依赖项，具有跨平台和跨环境的可移植性。
2302_79952574·2025-05-25 04:06

Python硬核革命：从微控制器到FPGA的深度开发指南

1.重新定义硬件开发：Python的颠覆性突破传统硬件开发长期被C/C++和Verilog/VHDL统治，但Python正通过两条路径改变这一格局：1.1微控制器领域的MicroPython革命完整Python3.4语法支持，运行在资源受限的MCU上（最低要求：64KBROM，16KBRAM）直接内存访问能力，突破解释型语言限制实时性优化：通过@native和@viper装饰器实现接近C的性能1.
蓑笠翁001·2025-05-25 01:50

FPGA 42 ，时序约束深度解析与实战应用指南（ FPGA 时序约束 ）

目录前言一、时序约束的基本概念1.1时序约束介绍1.2时序约束文件1.4时序路径分类1.5关键时序参数1.6时序分析方法二、时序约束的核心内容2.1时钟约束2.2输入输出延迟约束2.3时序例外约束2.4时钟不确定性约束三、时序约束的应用场景3.1高速数据采集系统3.2多时钟域设计3.3DDR存储器接口3.4高速串行接口四、时序约束的注意事项4.1约束文件的层次化管理4.2约束与设计的协同优化4.3
北城笑笑·2025-05-24 20:25

数字FPGA开发方向，该如何做好职业规划？

近年来，随着国产化浪潮和AI、边缘计算等新兴应用的兴起，FPGA行业热度持续上升，越来越多的工程师转向FPGA方向发展。我们也发现有不少同学对职业规划非常迷茫。
IC与FPGA设计·2025-05-24 06:16

基于RFSOC47DR FPGA的基带信号处理板(RFSOC_V30)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoC27DR或47DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，27DRADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；47DR的ADC采样率最高可达5GSPS、DA
VX15600254840·2025-05-24 06:15

基于RFSOC27DR/47DR FPGA的光纤基带信号处理板(RFSOC_V20)

1、简介RFSOC数模混合信号处理卡，采用XilinxZYNQUltraScale+RFSoCZU27DR，实现了8路ADC和8路DAC端口，并支持外部同源参考时钟。对外J30J上支持27路双向GPIO、2组RS422、1组RS485、2组Uart以及1个千兆网口，ADC最高采样率4.096GSPS和DAC最高采样率6.5536GSPS；升级为47DR后，ADC采样率最高可达5GSPS以上，分辨率
VX15600254840·2025-05-24 06:14

使用modelsim进行Verilog仿真（包含testbench编写）

系列文章目录那啥书接上回FPGAverilog入门文章目录系列文章目录前言一、Modelsim工程新建二、Testbench脚本编写三、仿真总结前言上一次在FPGAverilog入门中说到使用quartusII
学术萌新·2025-05-24 06:14

基于 AMDXCVU47P HBM2 FPGA 的 2 路 100G 光纤 PCIe 高性能计算加速卡

基于AMDXCVU47PHBM2FPGA的2路100G光纤PCIe高性能计算加速卡，该高性能计算加速卡是基于PCIeGen3.0x16,全高半长FHHL、单槽宽度、主被动散热方式均支持，硬件接口和封装尺寸完全可以替代
FPGA_ADDA·2025-05-24 06:11

Modelsim的入门使用和Verilog编写

Modelsim的简单工程创建和代码编写和编译仿真：【FPGA】Modelsim的使用方法_modelsim使用教程-CSDN博客Verilog语法和逻辑简单入门：Verilog语法-数字电路教程三态门符号和简称
aloneboyooo·2025-05-24 06:40

基于 ZU49DR FPGA 的无线电射频数据采样转换开发平台核心板

无线电射频数据采样转换开发板及配套开发平台的核心板，该SOM核心板是一个最小系统，包括AMD公司的ZynqUltraScale+RFSOC第3代系列XCZU49DR-2FFVF1760IFPGA、时钟、
FPGA_ADDA·2025-05-24 06:10

DeepSeek 赋能智能电网：从技术革新到全场景应用实践

目录一、智能电网的发展现状与挑战二、DeepSeek技术解析2.1DeepSeek技术原理2.2DeepSeek技术优势三、DeepSeek在智能电网中的具体应用3.1设备管理智能化3.2电网运行优化3.3
奔跑吧邓邓子·2025-05-24 02:13

3、FPGA开发流程

开发流程如下：1、需求分析首先明确用户需求，确定需要实现的功能，需要多少资源、I/O口的使用量，接口电平和系统功耗等，在此基础上进行FPGA选型。
zj_xlink·2025-05-23 13:19

【FPGA教程案例2】基于vivado核的NCO正弦余弦发生器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2025-05-23 10:52

短剧小程序系统开发源码上架，短剧项目市场分析

本文将深度解析短剧小程序系统开发的技术优势、市场潜力及未来趋势，为开发者与投资者提供决策参考。
v_qutudy·2025-05-23 02:31

它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ!

它和FPGA有什么区别？这篇文章帮你快速了解ZYNQ什么是ZYNQ呢？
FPGA工程狮-阿水·2025-05-23 00:18

工业路由器WiFi6+5G的作用与使用指南，和普通路由器对比

工业路由器的技术优势在现代工业环境中，网络连接的可靠性与效率直接影响生产效率和数据处理能力。
成都纵横智控科技官方账号·2025-05-22 18:44

ultrascale和arm区别_ZYNQ UltraScale+ MPSoc FPGA初学笔记

一、ZYNQUltraScale+MPSoc的EG系列Xilin的FPGA芯片主要分为两大类FPGA和SOC系列，FPGA产品就是我们以前比较熟悉的Spartan、Artix、Kintex
weixin_39531582·2025-05-22 16:06

xilinx各芯片产品选型引导手册product selection guide（ FPGA中zynq UltraScale+ MPSOC的概念理解）

一些记不住的基本概念UltraScale：超大规模TRM:TechnicalReferenceManual技术参考手册因为要做这系列芯片的相关项目，但给了芯片型号后需要找到对应的技术手册数据手册来看。然后才发现自己搞不懂xilinx里的各种系列芯片的关系。还好关于这方面的手册一般十多页一个。所以我就都下载下来对比研究了一番。终于搞懂了，之前一直分不清，以为zynq是PS+PL端的SOC总称，所以什
nature_forest·2025-05-22 16:05

FPGA降低功耗研究

FPGA降低功耗研究首先要明白一点：我们的核心目标是在维持性能的前提下，通过工艺、架构、设计方法学和系统级策略的协同优化，降低动态功耗、静态功耗和短路功耗。
霖12·2025-05-22 16:04

卓力达滤网：精密蚀刻技术赋能多领域过滤需求

本文将从滤网的多场景应用与卓力达的核心技术优势两方面展开分析。
NantongZhuoLIDa-Chen·2025-05-22 13:48

FPGA设计需要学什么？

看到不少同学在网上提问FPGA数字设计如何入门，在学习过程中面临着各种各样的问题，比如书本知识艰涩难懂，有知识问题难解决，网络资源少，质量参差不齐。那么FPGA设计到底需要学什么呢？
IC与FPGA设计·2025-05-22 08:11

Vivado程序固化到Flash

在上板调试FPGA时，通常使用JTAG接口下载程序到FPGA芯片中，FPGA本身是基于RAM工艺的器件，因此掉电后会丢失芯片内的程序，需要重新烧写程序。
白码王子小张·2025-05-22 06:55

vivado ROM ip核的使用

FPGA中是有一定的存储资源,常见就是BRAM,本实验通过调用
明天冰雪封山·2025-05-22 05:22

小白入门FPGA设计，如何快速学习？

很多刚入门的小伙伴，初次听说FPGA（现场可编程门阵列），脑子里只有一个字：玄！什么“时序逻辑”“Verilog”“Vivado”，仿佛一夜之间掉进了电子黑魔法的深坑。
IC与FPGA设计·2025-05-21 15:47

paddle ocr本地化部署进行文字识别

2.核心特点全场景覆盖：支持云端、边缘端、移动端等多硬件环境，适配CPU、GPU、FPGA等多种芯片。易用性与高效性：提供简洁的AP
隐形喷火龙·2025-05-21 11:45

大模型的实践应用43-基于Qwen3(32B)+LangChain框架+MCP+RAG+传统算法的旅游行程规划系统

该系统通过整合多种技术优势，实现了用户需求的精准分析、景点的智能推荐以及行程的优化生成，同时确保了实时数据调用的安
微学AI·2025-05-21 04:05

电压型PWM整流器双闭环矢量控制参数整定FPGA

电压型PWM整流器双闭环矢量控制参数整定FPGA电压型PWM整流器是现代大功率变频技术中广泛采用的一种控制方式。这种控制器通过将输入的交流电转换为直流电，在输出端实现可控的直流电压和电流控制。
CodeWG·2025-05-21 02:23

到底什么是ASIC和FPGA？

ASIC（ApplicationSpecificIntegratedCircuit，应用特定集成电路）和FPGA（FieldProgrammableGateArray，现场可编程门阵列）都是集成电路（IC
AI_Guru人工智能·2025-05-20 19:05

FPGA 串口_波特率计算

串口收发流程图：程序设定：解析：假设波特率是115200，那么一个数据位的时间长度就是1/115200秒，当时钟频率为50MHz时（一个时钟周期为20ns）,因此要达到一个数据位的时间长度则要（1/115200）s/20ns
芯眼·2025-05-20 19:35

FPGA和ASIC有什么区别？

FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种不同的集成电路技术，它们在设计、制造、成本、灵活性和应用领域上有着显著的区别：1.设计和制造过程：FPGA：FPGA由通用的逻辑单元组成，这些单元可以通过编程来配置以实现特定的功能
InnoLink_1024·2025-05-20 19:04

【IC】FPGA和ASIC的区别

FPGA（现场可编程门阵列）和ASIC（专用集成电路）是两种不同类型的集成电路，用于不同的应用场景。以下是它们的主要区别：1.可编程性FPGA：FPGA是可编程的。
守月满空山雪照窗·2025-05-20 19:34

ASIC和FPGA，到底应该选择哪个？

ASIC和FPGA各有优缺点。ASIC针对特定需求，具有高性能、低功耗和低成本（在大规模量产时）；但设计周期长、成本高、风险大。
博览鸿蒙·2025-05-20 18:01

FPGA入门学习网站汇总【自学FPGA专用】

做点学术清华大学电子系主页FPL——FPGA学术会议官网2023FPGA论文集杨华中学术主页SAT编程githubPUF加密设计学习ISCAS89——基准电路下载网站基准电路说明文章：《基于路径延迟故障序列的硬件木马检测方法
cjjoe01·2025-05-20 16:23

FPGA 学习资料汇总

FPGA学习资料汇总【下载地址】FPGA学习资料汇总这是一个专注于FPGA学习的开源项目，汇集了丰富的学习资料，旨在帮助初学者快速掌握FPGA的核心知识与实践技能。
蒙跃旖·2025-05-20 16:50

一文吃透HarmonyOS设备驱动，原来这么厉害！

3.1技术优势3.2实际应用亮点四、对比其他系统，有何不同？五、未来展望一、HarmonyOS设备驱动是什么？
大雨淅淅·2025-05-20 09:36

Ubuntu 20.04 下使用 GNU Radio 3.8 + RFNoC 4.0 开发 USRP 片上 FPGA 资源

对于一些对性能有较高要求的应用，USRP的FPGA资源可以用于硬件加速，这就引出了RFNoC(RadioFrequencyNetworkonChip)，它是一个用于将USRP的FPGA功能集成到GNURadio
一只蜗牛儿·2025-05-19 14:56

从工艺到性能：猎板HDI多层板压合技术的核心优势

作为国内高端PCB制造的领军企业，猎板PCB凭借其先进的压合工艺和全流程技术优势，持续推动HDI技术的革新与落地。本文将从HDI多层板的压合工艺出发，深入剖析猎板在这一领域的核心竞争力。
lboyj·2025-05-19 05:57

UDP--DDR--SFP,FPGA实现之ddr axi读写驱动模块

ddraxi读写驱动模块实现介绍该模块主要功能为：接收数据读写op指令，将其转换为AXI4总线形式其逻辑较为简单，而关于AXI4的时序，建议读者使用vivado封装两个AXI4的ip核，一个主机，一个从机，进行学习，笔者在这里便不进行赘述，如果有读者想要了解，欢迎在评论区进行讨论，笔者后期可能会进行文章专栏讲解。其工作原理即是，检测到op指令有效，进行相应的读写操作，AXI4读写数据的流程是AXI
爱学习的张哥·2025-05-19 04:17

UDP--DDR--SFP,FPGA实现之内存读取控制模块

内存读取控制模块实现介绍由于该模块接口数量较多，为了详细说明模块实现，采用文字流程进行介绍该模块的工作时钟域为DDR时钟和SFP时钟，即读取数据为DDR时钟域下工作，输出读取到的数据在SFP时钟域下工作接收到数据完成指令后，开始进行从DDR中读数据操作根据文件的KB大小，确定突发次数（以突发100次为单位），读到的数据存储在BRAM中每次读取完100KB，进行一次光纤数据传输，即100KB大小的单
爱学习的张哥·2025-05-19 04:16
上一页 3 4 5 6 7 8 9 10 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他