FPGA技术优势

【教程4＞第7章＞第8节】基于FPGA的Viterbi维特比译码verilog实现——幸存路径存储单元

目录1.软件版本2.幸存路径存储单元模块FPGA实现概述3.幸存路径存储单元模块的FPGA实现4.总结欢迎订阅FPGA/MATLAB/Simulink系列教程《★教程1:matlab入门100例》《★教程
fpga和matlab·2025-05-18 20:56

Python爬虫（28）Python爬虫高阶：Selenium+Splash双引擎渲染实战与性能优化

环境配置四、双引擎渲染核心实现1.智能路由中间件2.Splash高级Lua脚本控制五、性能优化实战方案1.浏览器资源池化2.异步渲染加速六、实战案例：电商平台数据抓取1.场景需求2.混合渲染策略七、总结1.技术优势
一个天蝎座 白勺 程序猿·2025-05-18 15:50

基于PXIE的Kintex UltraScale系列FPGA处理板卡

板卡采用Xilinx的高性能KintexUltraScale系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的72位DDR4SDRAM大容量缓存。
VX15600254840·2025-05-17 22:20

边缘计算模块

以下是其核心要点：1.核心组成硬件部分处理器：高性能微处理器（如ARMCortex系列）或FPGA，支持实时计算。通信模块：支持Wi-Fi、4G/5G、蓝牙等协议，确保低延迟数据传输。
伸头看云朵·2025-05-16 19:43

Libero Soc集成开发环境：FPGA开发新手的最佳选择

LiberoSoc集成开发环境：FPGA开发新手的最佳选择【下载地址】LiberoSoc集成开发环境使用教程LiberoSoc集成开发环境使用教程欢迎来到LiberoSoc集成开发环境的详细指南！
韦妮为·2025-05-16 15:10

Libero 11.9安装及免费license申请教程

Libero11.9下载Libero11.9及更早版本支持的FPGA系列：首先进入官网主页：Microsemi主页在下载Libero软件之前需要注册/登录成为Microsemi用户，注册流程比较简单，这里不再赘述
叫我电子dog·2025-05-16 15:40

【FMC216】基于 VITA57.1 的 2 路 TLK2711 发送、2 路 TLK2711 接收 FMC 子卡模块

该板卡支持2路TLK2711数据的收发，支持线速率1.6Gbps，经过TLK2711高速串行收发器，可以将1.6Gbps的高速串行数据解串为16位并行数据以及一路随路时钟，通过FMC连接器送入FPGA载板
北京青翼科技·2025-05-16 15:10

2023 ASIC FPGA IP RTL & License （Diamond / Libero SOC）

FPGA系列：IntelAlteraFPGA（Quartus）ADMXILINXFPGA（Vivado&ISE）LatticeFPGA（Diamond）Microchip（LiberoSOC）ASIC系列
Jerry_Wei_2020·2025-05-16 15:09

基于RK3588的GMSL、FPDLink 、VByone及MIPI等多种摄像模组，适用于车载、机器人&工业图像识别领域

拥有资深的图像算法和图像ISP专家团队，能够在软件驱动层开发、ISP算法、FPGA算法集成能力，以及适配不同的SOC平台的各种场景ISP图像调优上，为客户提供最优质成像产品及服务。
深圳信迈科技DSP+ARM+FPGA·2025-05-16 05:25

K8S已经成为了Ai应用运行的平台工具

本文深入探讨了AI应用与K8s之间的紧密关系，分析了两者融合带来的技术优势、应用场景以及市场趋势，旨在为企业提供一套基于AI与K8s的智能化运维与业务创新方案。
luck_me5·2025-05-16 03:43

Vivado中可新建的工程类型解析

以下是Vivado中可新建的工程类型解析，按用途和场景分类说明：1.RTLProject（RTL工程）用途：从零开始基于RTL代码（Verilog/VHDL）设计FPGA逻辑，覆盖完整开发流程。
漂洋过海的鱼儿·2025-05-16 03:42

Java 开源报表系统全解析：免费工具、企业案例与集成实践

一、核心免费报表工具深度解析1.JasperReports：复杂报表全能王（LGPL开源协议）官网：https://www.jaspersoft.com/（社区版永久免费）技术优势：30
混进IT圈·2025-05-16 00:27

基于FPGA的车速检测系统仿真设计与实现

标题:基于FPGA的车速检测系统仿真设计与实现内容:1.摘要本文旨在设计并实现基于FPGA的车速检测系统仿真。随着汽车行业的快速发展，精确的车速检测对于车辆的安全性和性能评估至关重要。
赵谨言·2025-05-15 22:37

FPGA面试笔试专题——跨时钟域处理

跨时钟域处理时需要考虑两个方面:方面1：不同位宽，处理方式不同位宽为1，可以采用寄存器打两拍的方式；位宽为多位时，需要采用异步FIFO、转换为格雷码、握手等；异步FIFO：通过异步读写，以及空满标志实现了跨时钟数据同步。转换为格雷码：利用相邻格雷码仅一位改变的特性，实现跨时钟域数据同步。握手：在具体实现中，假设req、ack、data总线在初始化时都处于无效状态，发送域先把数据放入总线，随后发送有
CLL_caicai·2025-05-15 21:01

基于Kintex-7 FPGA的FMC PCIE预处理侧插卡

板卡采用Xilinx的高性能Kintex7系列FPGA作为实时处理器，实现FMC接口数据的采集、处理、以及背板接口互联。板载1组独立的64位DDR3SDRAM大容量缓存。
VX15600254840·2025-05-15 12:29

FPGA：Xilinx Kintex 7实现DDR3 SDRAM读写

在XilinxKintex7系列FPGA上实现对DDR3SDRAM的读写，主要依赖Xilinx提供的MemoryInterfaceGenerator(MIG)IP核，结合Vivado设计流程。
InnoLink_1024·2025-05-15 12:27

季报中的FPGA行业：U型反转，春江水暖

上周Lattice，AMD两大厂商相继发布2025Q1季报，尽管恢复速度各异，但同时传递出FPGA行业整体回暖的复苏信号。
forgeda·2025-05-15 12:56

从Xilinx Kintex-7认识FPGA

从赛灵思Kintex-7认识FPGA作者：lee神1xilinxFPGA简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物
LEEE@FPGA·2025-05-15 12:25

Xilinx Kintex-7系列FPGA的开发板SATA/PCIe接口

前言TLK7-EVM是一款由广州创龙基于XilinxKintex-7系列FPGA自主研发的核心板+底板方式的开发板，可快速评估FPGA性能。
Tronlong创龙·2025-05-15 12:25

fpga ADC模块 常用小模块（测频率、测Vpp）

我的是12位adc目录1.vpp_calc测量峰峰值2.freq_calc等精度数字频率计3.脉冲生成模块模块3是配合1,2使用的1.vpp_calc测量峰峰值//峰峰值测量模块12位adc单位用mVmodulevpp_calc(inputad_clk,//AD时钟inputclk_50,inputrst_n,//复位信号input[11:0]ad_data,//AD输入数据inputad_pul
明天冰雪封山·2025-05-15 11:53

FPGA： Xilinx Kintex 7实现PCIe接口

在XilinxKintex-7系列FPGA上实现PCIe（PeripheralComponentInterconnectExpress）接口，通常使用Xilinx提供的7SeriesIntegratedBlockforPCIeIP
InnoLink_1024·2025-05-15 11:23

问题：Nand作为存储介质，读写出错

二、FPGA遇到的问题1.问题1：无法格式化格式化失败，无法格式化！
渣渣小码·2025-05-15 09:09

【答题有奖】25届非技术专项训练营——PT1.产品训练营

实习生offer被毁约网易互娱c++开发岗二面凉经华黑子的暑期实习总结TP-LINK普联FPGA提前批中电二十九所机械设计工程师25届秋招提前批已开！暑期实习仍有大量机会！
han_xue_feng·2025-05-15 04:06

基于FPGA的视频接口之千兆网口(六GigE纯逻辑)

在本文我们重点讲的是基于FPGA纯逻辑实现阉割版的GigE协议，也就是说在很多视频传输过中，只用到了视频流传输，并没有控制方面的要求，举一个最简单的例子，博主想要把一个HDMI显示设备转成网络形式，则不需要对于相机进行查询
Eidolon_li·2025-05-14 16:16

【PXIE301-211】基于PXIE总线的16路并行LVDS数据采集、1路光纤数据收发处理平台

板卡概述PXIE301-211是一款基于PXIE总线架构的16路并行LVDS数据采集、1路光纤收发处理平台，该板卡采用Xilinx的高性能Kintex7系列FPGAXC7K325T作为实时处理器，实现各个接口之间的互联
北京青翼科技·2025-05-14 05:26

蓝桥杯FPGA赛道第三次模拟题代码

一、顶层代码moduletest#(parameterSYS_CLK_FREQ=26'd50_000_000,//系统时钟频率50MHzparameterBAUD_RATE=9600,//串口波特率parameterCHECK_BIT="None"//校验位类型（None表示无校验）)(inputwiresys_clk,//系统时钟输入inputwiresys_rst,//系统复位（低电平有效）i
吸纹鸽·2025-05-14 03:46

蓝桥杯FPGA赛道第二次模拟题代码

一、顶层文件moduletest(inputwiresys_clk,inputwiresys_rst,inputwire[3:0]key_in,outputreg[7:0]led,outputwirescl,inoutwiresda,//i2c的信号outputwire[7:0]sel,outputwire[7:0]seg//数码管的驱动);wire[23:0]data;reg[31:0]dsp_
吸纹鸽·2025-05-14 03:46

在线逻辑分析仪、ILA IP核的使用中遇到的问题以及解决办法

领航者ZYNQ在线逻辑分析仪（ILA）使用问题分析与优化本文基于《1_【正点原子】领航者ZYNQ之FPGA开发指南V3.2》第22章呼吸灯实验中在线逻辑分析仪（ILA）的使用流程，对实验过程中遇到的两类典型问题展开分析
清跞·2025-05-13 23:51

FPGA：XILINX FPGA产品线以及器件选型建议

本文将详细介绍Xilinx（现为AMD的一部分）当前的FPGA产品线及其主要特点，并提供器件选型的建议。以下内容基于XilinxFPGA的最新信息，涵盖产品系列、特性及选型指导。
InnoLink_1024·2025-05-13 22:48

数字芯片设计中的面积优化方法

理论方法本文首先参考书籍《FPGA设计实战演练（高级技巧篇）》第七章，如何在书写代码时进行面积优化，其中主要方法有以下几个方面。
dongker 的笔记·2025-05-13 21:06

FPGA问题集锦

1IDE问题1.1quartus:Doyouwanttooverwritethedatabaseforrevision解决方案：新版本打开旧版本的工程时的提示，选择ok即可。1.2quartus行号显示方案1：view---showlinenumber方案2：underfilenamethereisshortcutkey2代码问题2.1防止寄存器被综合掉解决方案：用(*noprune*)来声明。代
CodeWithMe·2025-05-13 13:45

DeepSeek的商业应用：现状与未来展望

本文探讨DeepSeek的核心技术优势，分析其在不同行业的应用案例，并展望其未来的商业价值。研究结果表明，DeepSeek能够显著提升企业运营效率、优化客
Real Man★·2025-05-13 13:12

SPN技术介绍

文章目录1.SPN技术概述2.关键技术优势3.SPN与PTN的主要区别3.1技术特点3.2应用场景3.3管理方式4.应用场景与未来发展1.SPN技术概述SPN（SlicingPacketNetwork，
珠峰日记·2025-05-12 14:43

嵌入式 FPGA开发

目录一、引言二、当前嵌入式FPGA开发的现状三、嵌入式FPGA开发的优势四、嵌入式FPGA的应用领域1.通信系统2.数字信号处理3.视频图像处理4.高速接口设计5.人工智能6.IC设计与PCB设计类比五
嵌入式大圣·2025-05-11 14:06

基于赛灵思FPGAcsg324100T芯片，外接pmod模块实现危险距离警报

1.实验目的利用NEXYSA7及verilog代码制作危险距离报警器，借助pmod模块MaxSonar实现测距功能，可能的应用场景有：倒车入库的刮蹭警示；对汽车视野盲区的检测，以防误伤儿童；极端天气的水位警报功能。2.实验内容（1）原理描述：流水灯的实现：通过cnt计数器实现周期为0.2s的循环，在此基础上每结束一个周期，用于控制流水灯亮灭led_control加1，再使用case语句，完成一个周
俺不是西瓜太郎´•ﻌ•`·2025-05-11 13:30

FPGA实战项目1——坦克大战

FPGA实战项目1——坦克大战根据模块化思想，可将此任务简单的进行模块拆分：系统原理，模块划分，硬件架构，算法支持，Verilog实现框架一，系统总体原理1.核心设计思想硬件并行处理：利用FPGA的并行特性
霖00·2025-05-11 12:23

FPGA：如何提高RTL编码能力？

要提升RTL（寄存器传输级）编码能力，需从硬件设计思维建立、典型电路建模、编码规范掌握、工具链应用和工程实践五个维度系统性训练。以下是具体提升路径：一、建立硬件设计思维：理解RTL与软件的本质区别RTL代码最终会映射为具体的硬件电路（门电路、寄存器、多路选择器等），这与软件的“顺序执行”有本质差异。初学者需重点理解：并行性：RTL中always块的并列关系对应硬件电路的并行执行（如多个组合逻辑模块
InnoLink_1024·2025-05-11 00:08

（36）Verilog实现RAM【双端口】

（36）Verilog实现RAM【双端口】1.1目录1）目录2）FPGA简介3）VerilogHDL简介4）Verilog实现RAM【双端口】5）结语1.2FPGA简介FPGA（FieldProgrammableGateArray
宁静致远dream·2025-05-10 22:54

（195）FPGA编程：双端口RAM（一）

（195）FPGA编程：双端口RAM（一）1.1.1本节目录1）本节目录；2）本节引言；3）FPGA简介；4）FPGA编程：双端口RAM（一）；5）结束语。
宁静致远dream·2025-05-10 22:53

artix 7 FPGA上电启动速度慢的解决办法

解决方法：上电启动速度慢是因为FPGA生成的bit文件采用1-wire形式读取FLAS固件。
我是苹果，不是香蕉·2025-05-10 22:22

学习使用Vivado和SDK进行Xilinx ZYNQ FPGA开发 | （十二）Verilog程序设计举例 | 2023.11.6/星期一/天气晴

系列文章目录专栏系列文章：学习XilinxZYNQFPGA开发文章目录系列文章目录摘要一、设计思路二、创建Verilog源文件三、编写Verilog源程序或门模块my_or2.v半加器模块h_adder.v
杨肉师傅·2025-05-10 15:39

c++ opencv编程实现暗通道图像去雾算法_「学术论文」基于FPGA的交通视频快速去雾系统的设计与实现...

摘要：针对雾天交通监控视频图像退化问题，提出了一种基于FPGA架构的雾天交通视频图像快速去雾系统。
weixin_39560002·2025-05-10 11:09

Python爬虫（21）Python爬虫进阶：Selenium自动化处理动态页面实战解析

动态页面处理实战1.元素点击与交互2.页面滚动控制3.表单提交与输入4.高级技巧：处理弹窗与验证四、性能优化策略1.智能等待机制2.无头模式（Headless）3.‌禁用非必要资源加载五、总结与拓展1.技术优势
一个天蝎座 白勺 程序猿·2025-05-10 10:30

PyTorchVideo实战：从零开始构建高效视频分类模型

PyTorchVideo与PyTorchLightning的技术优势PyTorchVideo提供了视频处理专用的预构建模型、数据集和增强功能，
deephub·2025-05-09 21:04

FPGA实战项目2———多协议通信控制器

1.多协议通信控制器模块(multi_protocol_controller)简要介绍这是整个设计的顶层模块，承担着整合各个子模块的重要任务，是整个系统的核心枢纽。它负责协调UART、SPI、I2C等不同通信协议模块以及DMA模块的工作，同时处理不同时钟域之间的信号交互，确保各个模块能够在不同的时钟环境下稳定、高效地协同工作。原理时钟管理：系统存在两个不同的时钟域，即系统时钟域（clk_sys）和
霖00·2025-05-09 20:59

【FPGA开发】什么是Streaming流式传输？流式传输的最主要的设计思想是什么？

在数字系统，尤其是在硬件加速（如FPGA）和数据处理领域，Streaming(流式传输)是一种数据传输和处理模式。
kanhao100·2025-05-09 18:46

FPGA Verilog 单芯片控制双AD7606芯片

FPGAVerilog单芯片控制双AD7606芯片前言一、模式选择二、AD7606FPGA实现1.ad7606部分2.数据发送3.实际仿真图（上板验证后也正确）前言控制双ad7606的目的是因为所需要的通道数
ThreeYear_s·2025-05-09 12:39

FPGA----基于ZYNQ 7020实现定制化的EPICS通信系统

那么，如果我们的在FPGA侧有一些个性化的开发，那么生成的image.ub和boot.bin将于原sd卡中的不一致，我们应该如何坐呢？
发光的沙子·2025-05-08 16:24

FPGA 不兼容故障及处理

目录1.FPGA和FPD2.FPD镜像升级的背后逻辑3.升级以及排查命令FPD升级步骤升级过程中注意事项故障排查命令1.FPGA和FPDFPGA（Field-ProgrammableGateArray）
m0_54931486·2025-05-08 16:53

XCZU19EG-2FFVC1760I Xilinx赛灵思FPGA Zynq UltraScale+MPSoC

XCZU19EG-2FFVC1760I属于ZynqUltraScale+MPSoCEG（EnhancedGeneral）系列，采用20nmFinFET+工艺制造，该型号的速度等级为-2（0.85VVCCINT）、工业级温度（-40℃至+100℃），典型应用核心频率为APU最高1.3GHz，RPU600MHz，GPU667MHz，片上SRAM大小为256KB，用于实时处理和系统管理集成四核ArmCo
XINVRY-FPGA·2025-05-08 05:17
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他