初探verilog

AIOps 简介与实践初探 - 智能指标异常检测

AIOps简介与实践初探-智能指标异常检测问题的根源：静态阈值的“告警疲劳”作为SRE，我们每天都在与告警作斗争。
weixin_42587823·2025-06-29 13:04

Docker 从入门到精通：运维工程师的容器化生存指南

第2章：Docker安装与环境准备第3章：Docker常用命令入门第4章：Dockerfile的初探第5章：Docker网络的那些事儿第6章：数据持久化：让容器数据不“失忆”第7章：DockerCompose
大模型大数据攻城狮·2025-06-29 11:51

初学翁凯老师的c语言后对其中一些问题的看法

**a=b+=c++-d+--e/-f**问题初探原代码逻辑举例初次写博客的看法及感受初学翁凯老师的c语言后对其中一些问题的看法学习c语言已有数天，其中一些问题今日来看仍有研究价值，故记录探讨之一、一个课后的简单逻辑语法问题
Obltv·2025-06-28 16:31

【数字IC前端笔试真题精刷（2022.7.28）】芯动——数字IC验证工程师（1号卷-验证）

笔试时间：2022-7-28；题目类型：不定项（10x1’=10’）【错选不得分，少选得1/3分】问答（9x10’=90’）文章目录不定项1、(单选)在verilog语言中，a=4'b1011，那么&a
ReRrain·2025-06-28 02:58

FPGA(现场可编程门阵列)是什么？

以下是通俗易懂的解析：⚙️术语拆解Field-Programmable（现场可编程）：芯片出厂后，用户可通过硬件描述语言（如Verilog/VHD
Yashar Qian·2025-06-27 20:16

FPGA与Verilog实现的Cordic算法测试项目

本文还有配套的精品资源，点击获取简介：Cordic算法是一种在FPGA和Verilog硬件描述语言中实现高效的数值计算技术，它简化了硬件资源需求，特别适合资源有限的嵌入式系统。
weixin_42668301·2025-06-27 04:01

【教程4＞第7章＞第23节】基于FPGA的RS(204,188)译码verilog实现7——欧几里得迭代算法模块

目录1.软件版本2.RS译码器逆元欧几里得算法模块原理分析3.RS译码器逆元欧几里得算法模块的verilog实现3.1RS译码器逆元欧几里得算法模块verilog程序3.2程序解析欢迎订阅FPGA/MATLAB
fpga和matlab·2025-06-26 20:29

Vitis HLS 学习笔记--hls::stream（理解串流：基础）

它类似于C++标准库中的std::stream，但是专门设计用于硬件描述语言（如Verilog或VHDL）中的数据流。
hi94·2025-06-26 16:30

python cffi的使用初探

废话不多说,直接上代码（忽略我写的c代码严谨性,我刚学的c）//hello.h//Createdby86176on2022/12/14.//#ifndefUNTITLED1_SAMPLE_H#defineUNTITLED1_SAMPLE_Htypedefstruct{intx,y;}Point;typedefstruct{intdata1;float*data2;double*data3;intd
·2025-06-26 04:43

初探 Nacos 原理

Nacos服务注册与发现的底层原理剖析Nacos作为阿里巴巴开源的服务发现、配置和管理平台，其服务注册与发现功能是微服务架构中的核心组件。理解其底层原理对于构建稳定、高可用的微服务体系至关重要。其核心设计围绕着心跳机制、数据一致性协议、事件推送以及客户端与服务端的协同工作展开。一、核心架构与角色Nacos服务注册与发现主要涉及以下三个角色：NacosServer:注册中心的核心，负责接收服务实例的
干净的坏蛋·2025-06-26 00:14

RPGMZ 游戏引擎如何与lua进行互相调用 初探

functionReadTxt(file_name){letdata=file_name;if(StorageManager.isLocalMode()){data=StorageManager.fsReadFile(file_name);}else{constxhr=newXMLHttpRequest();xhr.open('GET',file_name,false);xhr.onreadyst
RPGMZ·2025-06-25 02:38

SPI代码详解FPGA-verilog部分（FPGA+STM32）（一）

声明：本篇文章面向在已对SPI的四种时序有所了解的人我们采用SPI3模式以及将FPGA作从机，STM32作主机的方式讲解，在STM32控制部分采用的是半双工模式，但其实半双工与全双工区别不大，稍加修改即可本文章属于SPI的升级版，将原本的片选线CS_N再多加一根，变成spi_cs_cmd和spi_cs_data，当spi_cs_cmd拉低的时候表示传送的是命令（命令只由单片机发送），当cs_dat
MinJohnson·2025-06-24 18:02

FPGA基础 -- Verilog 锁存器简介

由浅入深地讲解Verilog中的锁存器（Latch）**，包括：什么是锁存器（定义与作用）锁存器的分类（透明锁存器vs边沿触发器）Verilog中锁存器的建模方式锁存器与触发器的区别锁存器的时序特性与设计陷阱实际应用与避免锁存器的最佳实践综合工具识别锁存器的方式与调试技巧一
sz66cm·2025-06-24 11:20

FPGA基础 -- Verilog 竞争/竞态（Race Condition）

一、什么是“竞争/竞态（RaceCondition）”？概念说明典型后果信号竞争（GlitchRace）由两条或多条逻辑路径传播延迟不同导致。同一时刻从不同路径到达的电平先后顺序不可预知，产生毛刺或错误翻转。硬件级：产生额外脉冲，触发错误状态或计数。事件竞争/仿真竞态（SchedulingRace）仿真器在同一个时刻deltacycle内对同一变量存在多个驱动且调度顺序不确定（典型如=阻塞赋值）。
·2025-06-24 11:20

实现SystemVerilog动态进程的互斥访问

SystemVerilog标准提供了内置的semaphore类来实现互斥访问，看起来是个不错的解决方案。
iccnewer·2025-06-22 22:09

代码随想录day10 栈和队列初探

232.用栈实现队列题目使用栈实现队列的下列操作：push(x)--将一个元素放入队列的尾部。pop()--从队列首部移除元素。peek()--返回队列首部的元素。empty()--返回队列是否为空。思考经过昨天KMP的洗礼后，今天看stack实在太开心了，主要自己还做过这题，难题其实就在于pop那个环节，要做到先进先出需要两个栈来完成：stIn将首元素依次放入到stOut底部，stOut将原先为
nahiyil·2025-06-22 06:55

FPGA基础 -- Verilog 的值变转储文件（VCD：Value Change Dump）

Verilog的“值变转储文件（VCD：ValueChangeDump）”，这是一项在仿真调试中至关重要的技术，可以帮助你“看见”RTL中每个信号随时间的变化过程。
sz66cm·2025-06-22 01:27

FPGA基础 -- Verilog 的属性（Attributes）

Verilog的属性（Attributes）的系统化培训内容，适用于希望深入理解属性如何在综合、仿真和工具指示中使用的专业工程师。
sz66cm·2025-06-22 00:24

System-Verilog 实现DE2-115 流水灯

文章目录一、什么是SystemVerilog二、代码实现实现结果一、什么是SystemVerilogSystemVerilog是一种硬件描述语言(HDL)，它用于设计和验证电子系统，特别是在集成电路(IC
qwert_qqq·2025-06-22 00:23

在 DE2-115 开发板上使用 Chisel 编写流水灯程序

在DE2-115开发板上使用Chisel编写流水灯程序步骤1：打开QuartusII软件步骤2：编写Verilog代码步骤3：配置项目步骤4：分配引脚步骤5：编译项目步骤6：下载比特流到FPGA步骤7：
奈一410·2025-06-22 00:52

实验报告：在DE2-115开发板上使用SystemVerilog编写流水灯程序

在DE2-115开发板上使用SystemVerilog编写流水灯程序1.实验目标本实验旨在通过使用SystemVerilog重新设计和实现流水灯程序，并在DE2-115开发板上进行验证。
追寻自己521·2025-06-22 00:52

FPGA基础 -- Verilog 共享任务（task）和函数（function）

Verilog中共享任务（task）和函数（function）的详细专业培训，适合具有一定RTL编程经验的工程师深入掌握。
sz66cm·2025-06-21 17:36

FPGA基础 -- Verilog语言要素之整型数、实数、字符串

✅一、整型数（Integer）Verilog中的整型值支持如下几种方式表达：1.常规整数格式（literal）10//默认十进制8'd10//8位的十进制108'b1010//8位的二进制8'o12//
sz66cm·2025-06-21 11:27

FPGA verliog语言学习日志

1.什么是verilog语言VerilogHDL（HardwareDescriptionLanguage）是一种用于电子系统设计和建模的硬件描述语言。
藏进云的褶皱·2025-06-21 02:34

FPGA基础 -- Verilog语言要素之标识符

一、什么是标识符（Identifier）在Verilog中，标识符是用户定义的名字，用于标识模块、变量、端口、函数、任务、参数、宏定义等各种语言要素。
sz66cm·2025-06-21 02:02

《FPGA开发-1-verilog基本语法》

FPGA一般由verilog和VHDL语言开发，但由于verilog与C语言语法相像，更容易让初学者快速掌握这门语言，于是在应用宽度方面是verilog更胜一筹，但VHDL最初是用于军方产品的开发语言，
livercy·2025-06-20 09:29

FPGA基础 -- Verilog函数

Verilog函数（function）目标：让具备一般RTL经验的工程师，系统掌握Verilog函数的语法、约束、可综合写法以及在实际项目中的高效用法，为后续SystemVerilog及HLS设计奠定基础
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 概率分布函数

Verilog概率分布函数（PDF,ProbabilityDistributionFunction）。
sz66cm·2025-06-20 09:58

FPGA基础 -- Verilog 禁止语句

关于Verilog中“禁止语句”的详细培训讲解**，结合可综合设计与仿真行为的角度，深入讲解Verilog中的“禁止类语句”（即综合时应避免或仅用于仿真的语句）：一、Verilog中的“禁止语句”概念所谓
·2025-06-20 08:25

深度学习初探：从CNN到GAN的视觉智能之旅

摘要深度学习为图像处理注入了革命性动力。本文将系统讲解卷积神经网络（CNN）的核心原理，通过PyTorch实现图像分类实战；深入解析迁移学习的高效应用策略，利用预训练模型提升自定义任务性能；最后揭开生成对抗网络（GAN）的神秘面纱，展示图像生成与增强的前沿技术。结合代码案例与可视化分析，帮助读者跨越传统算法与深度学习的技术鸿沟。一、卷积神经网络（CNN）基础与实战1.CNN的核心组件与工作原理1.
小米玄戒Andrew·2025-06-20 04:27

FPGA基础 -- Verilog 结构建模之模块实例引用语句

Verilog结构建模中的“模块实例引用语句（ModuleInstantiation）”，包括语法规则、实例化方式、实例参数配置（parameter）、多实例管理、跨文件引用、顶层集成策略等方面，帮助你在实际
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之未连接的端口

Verilog中结构建模时未连接的端口（UnconnectedPorts），包括：什么是未连接端口如何显式地忽略端口连接实际使用场景工具综合与仿真中的注意事项未连接端口的工程规范建议一、什么是“未连接的端口
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog 结构建模之端口

Verilog结构建模中端口的由浅入深培训讲解，适合从初学者到工程实践者逐步理解使用Verilog的结构化设计思想中的“端口声明与连接”。一、什么是结构建模？
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog行为建模之循环语句

行为级建模（BehavioralModeling）是VerilogHDL中最接近软件编程语言的一种描述方式，适用于功能建模和仿真建模的初期阶段。
sz66cm·2025-06-19 19:55

FPGA基础 -- Verilog 数据流建模

一、数据流建模概念简介（初级）1.什么是数据流建模？数据流建模是一种使用并行赋值语句（assign）来表达布尔逻辑或组合逻辑行为的建模方式。它强调信号之间的逻辑数据依赖关系，而不明确指定信号何时更新（不使用时钟）。特点：面向组合逻辑，不依赖时钟；高度抽象，更关注表达式而非行为顺序；使用assign语句进行建模。2.基础语法assigny=a&b;assignz=(a|b)&c;上面两个assign
·2025-06-19 19:25

FPGA基础 -- Verilog 数据流建模之幅值比较器

一、什么是幅值比较器（MagnitudeComparator）？幅值比较器用于比较两个数的大小关系，输出三种可能的状态：A>BA==BABeq:A==Blt:A、B);assigneq=(A==B);assignlt=(AB);assigneq=(A==B);assignlt=(Athreshold);流水线排序比较器assignswap=(a>b);assignmax=swap?a:b;assi
sz66cm·2025-06-19 19:25

FPGA基础 -- Verilog行为级建模之initial语句

Verilog中的initial语句块，这是行为级建模与testbench构建中非常关键的结构之一。一、什么是initial语句块？
sz66cm·2025-06-19 19:25

第四篇 Verilog HDL入门-行为级建模

一、过程语句使用中需要注意的问题在信号定义形式方面，无论是对时序逻辑还是组合逻辑描述，Verilog要求在过程语句（initial和always）中，被赋值信号必须定义为reg类型。
·2025-06-19 19:25

FPGA基础 -- Verilog 行为级建模之过程性结构

Verilog中的“过程性结构（ProceduralConstructs）”**，这是行为级建模的核心内容之一。
sz66cm·2025-06-19 19:49

new()和new[]有什么区别？

inta[];//声明动态数组initialbegina=new[3];//为动态数组分配3个元素foreach(a[i])a[i]=i;//元素初始化end2、new()用在systemverilog
·2025-06-19 17:08

《从零掌握MIPI CSI-2: 协议精解与FPGA摄像头开发实战》-- 实战基于CSI2 Rx 构建高性能摄像头输入系统

一、系统架构设计（四大核心模块）1.MIPICSI-2接收层verilog//D-PHY接收器关键代码moduledphy_rx(
GateWorld·2025-06-19 12:30

【Python 进阶系列】第4篇：初探 Python Pandas 数据分析的世界

在Python的世界里，数据分析是一个最常用的场景，而pandas是数据分析的“王牌选手”。它就像Python语言里的Excel的，让开发者可以在Python代码中轻松处理表格数据：增删改查、筛选排序、聚合统计，一应俱全。如果你想用Python进行结构化数据分析，那么Pandas就是你必须掌握的利器。今天这篇文章，就带你走入pandas的大门。初步学习pandas的基本功能，后面我会单独开个【Py
塞大花·2025-06-18 22:25

FPGA基础 -- Verilog语言要素之数组

Verilog是一种用于硬件建模的硬件描述语言（HDL），其数组机制不同于软件语言，须考虑硬件资源映射、综合约束、位宽优化等硬件特性。
sz66cm·2025-06-18 13:55

开发者的新利器体验记

二、产品初探  在开始体验之前，我首先被CodeRider2.0的界面所吸引。它的界面简洁明了，各类功能分区清
爱编程的Loren·2025-06-17 08:34

FPGA基础 -- Verilog语言要素之编译器指令

Verilog编译器指令说明与实用技巧分享一、编译器指令简介Verilog编译器指令是以反引号（`）开头的语句，不综合进逻辑电路，但在代码预处理阶段由仿真器或综合工具解析。
sz66cm·2025-06-17 07:28

Pandas：让数据起舞的Python魔法手册

实战案例：电商销售分析全流程步骤1️⃣：数据加载与初探步骤2️⃣：数据清洗与特征工程步骤3️⃣：多维分析（揭示商业洞察）避坑指南：新手常见
xiaoqian9997·2025-06-16 16:17

Verilog 流水线乘法器设计

下面对乘法执行过程的中间状态进行保存，以便流水工作，设计代码如下。单次累加计算过程的代码文件如下（mult_cell.v）：实例modulemult_cell#(parameterN=4,parameterM=4)(inputclk,inputrstn,inputen,input[M+N-1:0]mult1,//被乘数input[M-1:0]mult2,//乘数input[M+N-1:0]mult
·2025-06-16 10:03

iOS网络库Alamofire内部实现初探

一、MakingaRequestAlamofire.request(.GET,URLString:"http://httpbin.org/get")该方法调用了Alamofire.swift中的publicfuncrequest(method:Method,URLString:URLStringConvertible,parameters:[String:AnyObject]?=nil,encod
NSNirvana·2025-06-16 07:47

（1-3）强化学习的理论基础：OpenAI Gym环境初探

1.4OpenAIGym环境初探在强化学习的实际应用中，OpenAIGym是一个非常流行的开源工具，它提供了一系列标准化的环境，用于测试和开发强化学习算法。
码农三叔·2025-06-15 17:53

verilog实现矩阵卷积运算

verilog实现卷积运算卷积的运算原理卷积是一种线性运算，是很多普通图像处理操作的基本算法之一。
氢立方·2025-06-15 02:38
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他