E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
FPGA——基础知识合集
文章目录前言1、简述触发器与锁存器的区别2、简述if-else语句和case语句的区别3、相对ARM、DSP等处理器，谈谈FPGA具有哪些优势4、简述
Verilog
语句中阻塞赋值与非阻塞赋值的含义与区别
漠影zy
·
2023-09-24 06:55
fpga开发
4位密码锁可修改密码及错误报警VHDL
Quartus语言：VHDL要求：按键包括，0~9，确认，重置，修改,密码4位要能设定密码，重置密码，如果密码输入正确会亮绿灯，连续三次输入错误会报警代码下载：4位密码锁可修改密码及错误报警VHDL_
Verilog
蟹代码丫
·
2023-09-24 05:54
fpga开发
出租车计价器计费器Quartus
名称：出租车计价器计费器（代码在文末付费下载）软件：Quartus语言：VHDL+
Verilog
的2套工程代码均有FPGA代码资源网：hdlcode.com代码下载地址：出租车计价器计费器_
Verilog
蟹代码丫
·
2023-09-24 05:53
fpga开发
基于FPGA的16QAM调制
verilog
代码
名称：FPGA的16QAM调制
verilog
软件：Quartus语言：
Verilog
要求：使用FPGA实现16QAM的调制，并进行仿真代码下载：FPGA的16QAM调制
verilog
_
Verilog
/VHDL
蟹代码丫
·
2023-09-24 05:53
fpga开发
FPGA的乒乓球游戏机ISE,
verilog
名称：乒乓球游戏机（代码在文末付费下载）软件：ISE语言：
Verilog
要求：设计一个由两人参赛的乒乓球游戏机，用4个LED排成一条直线，两边各代表参赛双方的位置，其中一只点亮的LED指示球的当前位置，
蟹代码丫
·
2023-09-24 05:53
fpga开发
游戏机
quartus十字路口交通灯红绿灯
Verilog
（红绿灯时间可调）
十字路口交通灯红绿灯（红绿灯时间可调）名称：十字路口交通灯红绿灯软件：Quartus语言：
Verilog
要求：设计十字路口的红绿灯，要求红灯和绿灯最后3秒闪烁。
蟹代码丫
·
2023-09-24 05:23
fpga开发
quartus路口交通信号灯控制器红绿灯倒计时交通灯
verilog
名称：十字路口交通信号灯控制器红绿灯（倒计时）软件：Quartus语言：
Verilog
代码下载链接：路口交通信号灯控制器红绿灯交通灯
verilog
_
Verilog
/VHDL资源下载要求：信号灯控制器设计
蟹代码丫
·
2023-09-24 05:23
fpga开发
通用交通灯带倒计时quartus红绿灯时间可调
名称：通用交通灯带倒计时quartus红绿灯时间可调（代码在文末付费下载）软件：Quartus语言：
Verilog
要求：设计十字路口交通灯，具有倒计时功能，红绿灯时间代码可设置，本工程为交通灯通用代码，
蟹代码丫
·
2023-09-24 05:23
fpga开发
基于FPGA的波形发生器设计
代码下载：波形发生器设计ISE，VHDL_
Verilog
/VHDL资源下载
蟹代码丫
·
2023-09-24 05:53
fpga
基于Nexys3开发板的超声波测距及串口通信
verilog
超声波测距并通过串口发送结果名称：超声波测距串口发送结果软件：ISE语言：
Verilog
要求：使用超声波测距，并通过串口显示测量结果已使用开发板验证：Nexys3开发板代码下载地址：超声波测距串口通信
verilog
_
Verilog
蟹代码丫
·
2023-09-24 05:53
fpga开发
Verilog
和VHDL出租车计价器电路设计——嵌入式
Verilog
和VHDL出租车计价器电路设计——嵌入式引言：在当今的城市生活中，出租车是一种常见的交通工具。为了更好地管理和控制出租车的运营成本，计价器电路是其中重要的一部分。
代码创造
·
2023-09-24 05:52
嵌入式
嵌入式
FPGA的出租车计费器VHDL计价器
起步费为5元,大于1公里或超过2分钟后按里程计费，每公里3元，停车等待时每20s收费1元2.可以通过设置起步价和每公里单价3.可以控制开始和结束4.显示时间、费用、路程代码下载：出租车计费器VHDL计价器_
Verilog
蟹代码丫
·
2023-09-24 05:20
fpga开发
Verilog
基础语法02—— 数字进制格式
数字进制格式
Verilog
数字进制格式包括二进制、八进制、十进制和十六进制。一般常用的为二进制、十进制和十六进制。
s375527511
·
2023-09-24 05:43
FPGA
fpga开发
verilog
实现8点FFT运算
IP核设定使用复数乘法IP核，参数设定如下：
verilog
代码以及testbenchfft_8.v`timescale1ns/1ps////Company://Engineer:////CreateDate
历久弥坚
·
2023-09-23 21:22
verilog
fpga
modelsim的TCL脚本的define incdir命令解析
(1)+incdir+：如：vlog+incdir+YOUR_SOURCE_PATHfoo.v+incdir+YOUR_SOURCE_PATH选项是指在
verilog
文件中出现`include“xxx.v
黄埔数据分析
·
2023-09-23 19:32
sv
FPGA
fpga开发
System
Verilog
| UVM | Phase机制基础
System
Verilog
|UVM|Phase机制基础Phase在UVM中可以理解为是仿真片段或者仿真阶段，非常符合phase单词本意。
黄埔数据分析
·
2023-09-23 19:02
uvm
uvm
xilinx 用户自定义ip 多语言封装
0D52E00006hppSSSAY/vivado%E8%87%AA%E5%AE%9A%E4%B9%89ip%E4%B8%ADfilegroup%E5%90%8C%E6%97%B6%E4%BD%BF%E7%94%A8
verilog
source
黄埔数据分析
·
2023-09-23 19:01
FPGA
fpga
[HDLBits] Fsm1s
//Notethe
Verilog
-1995moduledeclara
向盟约宣誓
·
2023-09-23 17:56
HDLBits
fpga开发
verilog
fpga
三、system
verilog
过程语句
过程语句文章目录过程语句initialalwaysfinal语句什么是域？在SV中，为了区分硬件设计和软件的世界，我们将定义的软件变量或者例化的硬件所在的空间称之为“域”。因此，module/endmodule,interface/endinterface可以被视为硬件世界，program/endprogram和class/endclass可以被视为软件世界。掌握了这一清晰的概念，有助于分析ini
biubiup
·
2023-09-23 16:03
systemverilog
其他
System
Verilog
控制流：repeat 循环
在System
Verilog
中，repeat循环是一种用于重复执行代码块的控制流结构。它允许您指定一个整数次数来重复执行代码，从而简化了在某些情况下需要重复执行相同操作的编码过程。
WfdjCode
·
2023-09-23 16:32
Verilog
Verilog
System
Verilog
控制流与函数
System
Verilog
控制流与函数System
Verilog
是一种硬件描述语言(HDL)，用于描述数字电路和硬件设计。
OEMOing
·
2023-09-23 16:02
Verilog
android
System
Verilog
控制流 - for 循环
System
Verilog
是一种硬件描述语言（HDL），广泛用于硬件设计和验证。在System
Verilog
中，for循环是一种常用的控制流结构，用于重复执行一段代码。
OEMOing
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
控制流任务
System
Verilog
是一种硬件描述语言，它在硬件设计和验证中广泛使用。控制流是在设计中实现条件执行和循环的重要概念之一。
WfdjCode
·
2023-09-23 16:02
Verilog
Verilog
System
Verilog
中控制语句
循环何为循环1.1forever1.2repeat1.3while1.4for1.5dowhile1.6foreach二、Break，continue2.1break2.2continue三、System
Verilog
'unique'and'priority'if-else3.1
verilog
浩字不好雨
·
2023-09-23 16:01
Systemverilog
fpga开发
System
Verilog
控制流和事件
System
Verilog
是一种硬件描述语言，广泛用于设计和验证复杂的数字电路。在System
Verilog
中，控制流和事件是两个重要的概念，用于描述电路的行为和时序。
AyxbOle
·
2023-09-23 16:01
Verilog
fpga开发
System
Verilog
控制流 - 循环
在System
Verilog
中，有几种循环语句可供使用，包括for循环、while循环和do-while循环。这些循环语句使得我们能够有效地管理和处理重复性任务。
CvhShell
·
2023-09-23 16:01
Verilog
java
算法
前端
System
Verilog
控制流 - case
System
Verilog
是一种用于硬件描述和验证的编程语言，它提供了丰富的控制流语法，其中包括case语句。case语句用于在给定条件下执行不同的操作。
AyxbOle
·
2023-09-23 16:30
Verilog
java
前端
linux
System
Verilog
控制流语句
unique-if/unique0-if对于unique-if，如果condition没有一个匹配且没有加else语句，则会报告一个错误；如果超过1个condition匹配，也会报告错误；unique0-if与unique-if的不同之处在于，如果没有一个condition匹配也不会报错；moduletb;intx=4;initialbegin//Thisifelseifconstructisde
一只迷茫的小狗
·
2023-09-23 16:00
Systemverilog
Systemverilog
Verilog
中parameter在仿真时的应用
parameter能够定义一个常量例如parameter[7:0]A=8'd123;在仿真时我们可以用它来改变模块的参数，而不会影响综合的结果。考虑下面的模块，输入时钟是clk，频率为24MHz，输出一个1Hz的方波驱动小灯让其闪烁moduletest1(inputclk,//24MHz的时钟outputregled);reg[25:0]cnt;initialbeginled<=1'b0;cnt<
hayiji
·
2023-09-23 01:43
Verilog
fpga开发
verilog
千兆以太网传输层 UDP 协议原理与 FPGA 实现
文章目录前言心得体会一、UDP协议介绍二、UDP数据报格式三、UDP数据发送测试四、
Verilog
实现UDP数据发送1、IP头部检验IPchecksun的计算2、以太网报文的校验字段FCS的计算3、以太网报文发送模块实现五
C.V-Pupil
·
2023-09-22 22:41
FPGA代码分享
udp
fpga开发
fpga
网络协议
网络
千兆以太网网络层 IP 协议介绍与 IP 校 验和算法实现
文章目录前言一、IP协议数据字段格式二、IP协议首部详解三、IP首部校验和算法介绍四、用
Verilog
实现五、模块仿真六、仿真结果前言本章将讲解千兆以太网网络层IP协议的内容及算法实现。
C.V-Pupil
·
2023-09-22 22:05
FPGA代码分享
tcp/ip
算法
网络
fpga开发
fpga
网络协议
【
Verilog
教程】3.2
Verilog
时延
关键词：时延，惯性时延连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的，这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的，分别对应3种不同连续赋值时延的写法。//普通时延，A&B计算结果延时10个时间单位赋值给ZwireZ,A,B;assign#1
高山仰止景
·
2023-09-22 17:16
Verilog教程
Verilog
fpga开发
system
verilog
在linux下使用vcs编译并dump波形
system
verilog
在linux下使用vcs编译并dump波形使用方法参照：https://blog.csdn.net/limanjihe/article/details/52430284注：需要在文件中加上
曲一凡
·
2023-09-22 17:42
数字芯片验证
VCS flow学习
两步法两步法只支持
Verilog
HDL和System
Verilog
的design，两步法主要包括以下两步：CompilingtheDesign编译生成可执行二进制文件simv。
曲一凡
·
2023-09-22 17:38
UVM
and
Systemverilog
学习
【
Verilog
教程】3.1
Verilog
连续赋值
关键词：assign，全加器连续赋值语句是
Verilog
数据流建模的基本语句，用于对wire型变量进行赋值。
高山仰止景
·
2023-09-22 16:43
Verilog教程
fpga开发
Verilog
详细指南：如何使用System
Verilog
代码实现ARM Cortex-M0软微控制器
第一部分：ARMCortex-M0简介与System
Verilog
的重要性1.ARMCortex-M0简介ARMCortex-M0是ARM公司的一个低功耗、低成本的微控制器核心。
m0_57781768
·
2023-09-22 15:23
arm开发
fpga开发
[HDLBits] Mt2015 lfsr
Takenfrom2015midtermquestion5.Seealsothefirstpartofthisquestion:mt2015_muxdffWritethe
Verilog
codeforthissequentialcircuit
向盟约宣誓
·
2023-09-22 10:53
HDLBits
fpga开发
verilog
fpga
reg与wire的用法，证明reg可以在右边，wire型在左边，来作组合逻辑处理。
1，RTL2，生成的原理图1，RTL参考文献：1，
verilog
中wire和reg的使用2，解决一个assign问题，assign怎么用，assign有啥物理意义modulea(clk,a,b,y,out
向兴
·
2023-09-22 07:10
fpga开发
VerilogIC前端开发
转载-
verilog
中的行为级、RTL级、门级
行为级：行为级是RTL级的上一层。最符合人类思维的描述方式。主要用于快速验证算法的正确性，不关注电路的具体结构，不一定可以综合成实际电路结构。注重算法。以直接赋值的形式进行，只关注结果。常采用大量运算，延迟等无法综合的语句。其目的不在于综合，而在于算法。RTL级：使用寄存器这一级别的描述方式来描述电路的数据流方式。RTL在很大程度上是对流水线原理图的描述。接近实际电路结构的描述，可以精确描述电路的
向兴
·
2023-09-22 07:40
数字IC前端设计工程师走向精通
VerilogIC前端开发
fpga开发
Verilog
1995 VS
Verilog
2001——2020-04-05
转载自：https://www.cnblogs.com/tshell/p/3236476.html2001年3月IEEE正式批准了
Verilog
‐2001标准（IEEE1364‐2001），与
Verilog
谁拿了我的帽子
·
2023-09-22 05:03
Clock Domain Crossing Design & Verification Techniques Using System
Verilog
学习
虽然设计方法论文中描述的一般可以使用任何HDL来实现，示例如下使用高效的System
Verilog
技术。亚稳态p6亚稳态是指在一段时间内不呈现稳定0或1状态的信
HappyGuya
·
2023-09-22 01:43
学习
fpga开发
跨时钟数据传输问题（Clock domain crossing)-
verilog
一、跨时钟数据传输可能产生的问题当两个不同时钟域的系统进行对接，由于对接的端口是异步可能会出现许多我们不希望出现的情况（setup/holdtimeviolation、亚稳态、数据传输不稳定）。1.1什么是异步？不同的时钟频率：相同时钟周期，但是相位不同：1.2处理跨时钟域的数据传输的方案采用握手信号交互采用异步FIFO二、握手信号2.1只使用握手信号存在的问题Amodule向Bmodule进行传
zer0hz
·
2023-09-22 01:12
Verilog
verilog
《Clock Domain Crossing》 翻译与理解（5）多信号跨时钟域传输
本系列将对sunburstdesign网站的2008最佳文章《ClockDomainCrossing(CDC)Design&VerificationTechniquesUsingSystem
Verilog
dongker 的笔记
·
2023-09-22 01:12
verilog
芯片
fpga
fifo
HDlbits Count clock 12小时制时钟
verilog
fpga
moduletop_module(inputclk,inputreset,inputena,outputpm,output[7:0]hh,output[7:0]mm,output[7:0]ss);reg[3:0]ssge;reg[3:0]ssshi;reg[3:0]mmge;reg[3:0]mmshi;reg[3:0]hhge;reg[3:0]hhshi;always@(posedgeclk)be
Balien_
·
2023-09-22 01:09
fpga开发
硬件工程
(Clock Domain Crossing)跨时钟域信号的处理 （自我总结）
CummingsSNUG2008Boston_CDC.pdf参考：跨时钟域处理方法总结–最终详尽版-love小酒窝-博客园跨时钟域（CDC）设计方法之单bit信号篇（一）|电子创新网赛灵思社区孤独的单刀_
Verilog
HappyGuya
·
2023-09-22 01:37
fpga开发
Verilog
零基础入门（边看边练与测试仿真）-状态机-笔记（7-10讲）
文章目录第七讲第八讲第九讲第十讲第七讲1、最简单的状态机-三角波发生器1、两种状态的代码：//最简单的状态机，三角波发生器；`timescale1ns/10psmoduletri_gen(clk,res,d_out);inputclk;inputres;output[8:0]d_out;regstate;//主状态机寄存器reg[8:0]d_out;always@(posedgeclkornege
Time木0101
·
2023-09-22 00:23
IC学习
#
IC设计学习
#
Verilog学习
笔记
Verilog学习
芯片设计
IC设计
一个简单LEGv8处理器的
Verilog
实现【二】【指令相关基础知识与实验分析】
文章目录一、LEGv8指令集1.LEGv8汇编语言2.LEGv8指令格式2.1指令格式简介2.2R型指令2.3逻辑操作2.4D型指令2.5I型指令2.6决策指令2.7伪指令二、寄存器三、汇编器四、实验分析阶乘冒泡排序博客结构安排本系列其他博客源码下载参考资料参考资料下载基础不牢，地动山摇。本节先讲解在设计LEGv8处理器时用到的一些有关处理器的基本知识，建议初学者学习一遍。对于有基础的同学，可以粗
凳子花❀
·
2023-09-21 09:07
Verilog
数字IC设计
Verilog
ARM处理器
LEGv8指令集
Verilog
学习笔记（一）
文章目录参考来源：china.pub.com一、
Verilog
HDL简介1.1
Verilog
HDL二、HDL指南2.1模块（module）2.2时延2.3数据流描述方式2.4行为表述方式2.5结构化描述形式
ACheng63201
·
2023-09-21 09:07
学习笔记
verilog
Verilog
学习手筏（一）
安装
Verilog
HDL和WaveTrace插件即可进行仿真和追波形，具体搭建过程请参照【Linux下使用VSCode+i
Verilog
进行
Verilog
开发】⭐️2.
verilog
基础2.1数值表示/
慕容流年
·
2023-09-21 09:37
#Verilog
学习
fpga开发
verilog
Verilog
HDL
目录1.基本知识1.1.什么是
Verilog
HDL1.2.
Verilog
HDL的功能2.语法2.1.模块2.1.1.端口模块实例化2.1.2.逻辑功能assign声明always块initial块2.2
Starry丶
·
2023-09-21 08:59
数字IC设计方法学
verilog
systemverilog
fpga/cpld
asic
芯片
上一页
30
31
32
33
34
35
36
37
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他