E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
#Verilog
FPGA学习笔记：阻塞赋值和非阻塞赋值
FPGA学习笔记：阻塞赋值和非阻塞赋值刚开始学习FPGA，对于
Verilog
HDL中两种赋值语句（阻塞赋值、非阻塞赋值）学习后，简单做一个学习笔记加深理解。
Gan_______
·
2023-10-07 13:23
学习笔记
FPGA
Verilog
HDL——阻塞、非阻塞用法
这是因为在赋值时先计算等号右手方向（RHS）部分的值，这时赋值语句不允许任何别的
Verilog
语句的干扰，直到现行的赋值完成时刻，即把RHS赋值给LHS的时刻，它才允许别的赋值语句的执行。
proton_boke
·
2023-10-07 13:53
多年前的未整理
硬件工程
一个最简
verilog
代码的分析
moduletestmod(inputCLK,outputreg[1:0]acc ); always@(posedgeCLK) acc<=acc+2'd1;endmodule上述代码综合后的电路图为：分析1假设在t1时刻，两个触发器的状态都是1，即acc=2'b11，此时半加器1的A端是1，则D触发器1的输入D端就是0，D触发器2的输入D端是0；在t2时刻，D触发器1的Q输出端是0，D触
csdn_gddf102384398
·
2023-10-07 13:22
fpga开发
三、10【
Verilog
HDL】过程连续赋值、改写参数、条件编译执行、时间尺度、系统任务
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第9章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
三、11【
Verilog
HDL】时序和延迟
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第10章的学习笔记。
追逐者-桥
·
2023-10-07 13:52
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
二、10【FPGA】阻塞赋值与非阻塞赋值
p=3理论学习基础知识请参考本人
Verilog
HDL专栏中行为级建模，下面是博客链接：三、7【
Verilog
HDL】RTL级建模——行为级建模_追逐者-桥的博客-CSDN博客掌握结构化
追逐者-桥
·
2023-10-07 13:21
#
二
Xilinx
Artix-7基础教程(完)
fpga开发
阻塞赋值与非阻塞赋值
三、9【
Verilog
HDL】任务和函数
前言参考书籍：《
Verilog
HDL数字设计与综合》第二版，本文档为第8章的学习笔记。在行为级建模时很多不同的地方会实现相同的功能，有必要将相同部分取出来，将其组成子程序，然后其他地方调用。
追逐者-桥
·
2023-10-07 13:21
#
《Verilog
数字设计与综合》(完)
Verilog
HDL
硬件描述语言
Verilog
HDL阻塞赋值和非阻塞赋值笔记
1.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedgeclk)begina=b;c=a;endendmodule上面的代码在vivado中综合后的电路为：2.moduletest(inputwireclk,inputwireb,outputrega,outputregc);always@(posedge
csdn_gddf102384398
·
2023-10-07 13:20
笔记
fpga开发
Verilog
设计实例（2）一步一步实现一个多功能通用计数器
作为对以下相关博文的延伸练习：
Verilog
设计实例（1）线性反馈移位寄存器（LFSR）FPGA设计心得（8）
Verilog
中的编
Reborn_Lee
·
2023-10-07 07:17
【
Verilog
】采用采用模块结构建模，用1位全加器实现4位全加器详细步骤
题目要求：采用模块结构建模，实例化四个1位全加器并连线，完成图示的四位全加器建模并编写四位全加器测试模块，在modelsim里执行，查看波形图。首先，在工程区右键选择创建一个新文件去实现1位全加器的功能。在这里我创建的文件叫add_1：在文件中添加如下代码：moduleadd_1(a,b,ci,co,s);inputa,b,ci;outputco,s;assign{co,s}=a+b+ci;end
不怕娜
·
2023-10-07 00:12
fpga开发
FPGA 入门到精通系列2：
verilog
基础2-
verilog
代码规范
注意：
Verilog
是硬件设计语言，跟软件设计有本质区别二、模块架构设计基本原则：控制逻辑和数据逻辑分开处理模块结构设计.png三、模块接口设计1、模块定义主要包括5个部分：端口定义、参数定义（可选）、
伽思珂
·
2023-10-06 19:45
“人工智能”相关的FPGA的信息调研
根据FPGA能做什么行业，人工智能，AI这样的关键词，进行检索，聚焦到“人工智能”相关的FPGA的信息，整理成表如下：序号一级搜集二级搜集引申1FPGA博大精深资源接口，更高效的
Verilog
写法，低功耗设计
danxutj
·
2023-10-06 12:16
FPGA
fpga开发
人工智能
“GT/Serdes/高速收发器”相关的FPGA调研
FPGA使用的要点，GT/Serdes/高速收发器这样的关键词，进行检索，及FPGA的接口培训信息，整理成表如下：序号一级搜集二级搜集引申1知乎IDFPGA个人练习生FPGA实现图像去雾基于暗通道先验算法纯
verilog
danxutj
·
2023-10-06 05:28
FPGA
fpga开发
system
verilog
function的一点小case
关于function的应用无论是在system
verilog
还是
verilog
中都有很广泛的应用，但是一直有一个模糊的概念困扰着我，今天刚好有时间来搞清楚并记录下来。
bendandawugui
·
2023-10-05 21:19
soc设计
AXI VIP的简单使用
TheAXIVIPusessimilarnamingandstructuresastheUniversalVerificationMethodology(UVM)forcoredesign.ItiscodedinSystem
Verilog
.TheAXIVIPiscom
山音水月
·
2023-10-05 06:41
#
Vivado
FPGA
仿真调试说明——摘抄龙芯杯官方文件
1.仿真调试说明你需要具备以下知识：仿真工具的使用，比如Vivado的Xsim
Verilog
的基本语法通过本文的学习，你将获得：各类仿真错误排查的方法CPU逻辑出错的调试指导
Verilog
运算符的优先级
码尔泰
·
2023-10-04 21:00
CPU设计实战
CPU
龙芯杯
vivado调试
模六十计数器（三）
文章目录前言一、代码模板二、
Verilog
程序1、顶层模块2、计数模块3、显示模块三、Testbench程序四、仿真波形五、实测结果总结前言又隔了将近一年，学习明德扬编程规范，重新编写模六十计数器程序，
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
veriolg
模六十计数器
EDA数字钟（三）
Digclk2、状态控制模块Ctrl3、按键消抖模块Filter4、计时模块Time5、闹钟模块Alarm6、显示模块Display7、数码管驱动模块Smg四、测试文件五、波形仿真总结前言再次编写数字钟
Verilog
Mr_Stutter
·
2023-10-04 06:19
Verilog
fpga开发
verilog
数字钟
模六十计数器（二）
文章目录前言一、设计思路二、
Verilog
文件1、顶层模块2、分频模块3、计数模块4、扫描模块5、译码模块三、测试文件四、仿真波形总结前言时隔一年，重新拾起
Verilog
，对之前写的模六十计数器进行修改
Mr_Stutter
·
2023-10-04 06:49
Verilog
fpga开发
关于
verilog
里阻塞与非阻塞赋值的个人理解
最近在做数字的东西，因此一直在学习
verilog
的语法，看的是夏宇闻老师的《
verilog
数字系统设计教程》这本书，在看到第14章深入理解阻塞与非阻塞赋值的不同时，结合书后面的誓言RISC_CPU，关于时序问题
main_michael
·
2023-10-03 20:53
SOC
verilog
关于unique case和priority case语法
System
Verilog
对于case/casez/casex语句新增了两个特殊的修饰符：unique及priority。其语法规则如下：uniquecase()...
main_michael
·
2023-10-03 20:53
SOC
verilog
systemverilog
5位无符号阵列乘法器设计_matlab与FPGA数字滤波器设计（6）—— Vivado 中使用
Verilog
实现并行 FIR 滤波器/截位操作...
数据的处理速度较快，使用多个乘法器同时计算乘法操作，数据输入速率可以达到系统处理时钟的速率，且与阶数无关(相比较串行，用了更多的资源，但提高了处理速度，典型的“以资源换速度”的设计思想)；1.新建工程和文件(1)新建
Verilog
weixin_39758032
·
2023-10-03 13:10
5位无符号阵列乘法器设计
matlab
donetbuilder
32位
matlab
滤波器设计
coe
matlab
设计带阻型陷波滤波器
matlab中图像双边滤波
基础设计四——FPGA学习笔记＜5＞
顶层模块仿真设计二.简易DDS信号发生器简介代码设计（1）整体设计（2）DDS部分仿真三.简易电压表简介代码设计（1）ADC（2）顶层仿真前置学习：基础设计三——FPGA学习笔记＜4＞参考书目：《野火FPGA
Verilog
switch_swq
·
2023-10-03 13:38
FPGA
学习笔记
fpga开发
学习
笔记
基于Matlab中Simulink生成FPGA-
Verilog
语言及联合Vivado的仿真（以卡尔曼-Kalman滤波器为例）
目录一、简介二、在Simulink中生成
Verilog
语言1、在Simulink中建立Kalman滤波器仿真2、将Kalman滤波器部分打包3、生成
Verilog
程序3.1、参数配置3.2、HDLCode
喜西
·
2023-10-03 04:30
FPGA
fpga开发
matlab
开发语言
新手--安装好Quartus II13.0（带modelsim集成包）并用Quartus II搭建一个工程
学习
verilog
与学习C语言都是学习一门语言，那么学习一门语言，光看理论不敲代码绝对是学习不好的。
侠客er
·
2023-10-02 14:32
Verilog
verilog
fpga
verilog
数组的定义、转换和加法器的实现
一、
verilog
中数组1、一维数组看了别人的博客有的人也称reg[31:0]add0[0:12]这样的数组为二维数组，其实中二维数组不是真正意义上的数组，而是由多个寄存器组成的ROM或者RAM。
@晓凡
·
2023-10-02 11:21
FPGA学习之路
fpga开发
FPGA与单片机有什么区别？
FPGA使用的是HDL语言，就是硬件描述的语言，目前应用最广泛的应该是
verilog
。
The Kite
·
2023-10-02 07:36
fpga开发
单片机
嵌入式硬件
【
Verilog
/D8】
2023年8月5日HDBits/Cs450/counter2bc状态机异步复位noteHDBits/Cs450/historyshiftHDBits/Cs450/gshareHDBits/Cs450/counter2bc状态机Cs450/counter2bcLSB最低有效位moduletop_module(inputclk,inputareset,inputtrain_valid,inputtra
iKUNqa
·
2023-10-01 16:44
FPGA
fpga开发
Verilog
【
Verilog
/HDBits】
2023年8月7日输出输入向量中1的个数输出输入向量中1的个数moduletop_module(input[2:0]in,output[1:0]out);assignout=&in?3:(^in?1:(in?2:0));//&in==1meansin==3'b111;//^in==1meansthereareoddnumberof'1'//in==0meansthereisno"1"endmodu
iKUNqa
·
2023-10-01 16:14
Verilog
fpga开发
Bluespec Sytem
Verilog
握手协议接口转换
01、引言由于接口控制信号上的差异，要实现BluespecSystem
Verilog
(BSV)生成的代码和外部
Verilog
代码之间的正确交互是一件比较麻烦同时容易出错的事情。
达坦科技DatenLord
·
2023-09-30 17:16
硬件加速
硬件工程
bluespec
DDS信号发生器波形发生器VHDL
能够产生锯齿波，方波，三角波，正弦波共四种信号；2.信号的频率和幅度可以通过按键调节；3.采用模块化设计，包含但不局限于：调频模块，调幅模块，波形的选择与切换模块等；代码下载：DDS信号发生器波形发生器VHDL_
Verilog
蟹代码丫
·
2023-09-30 10:40
fpga开发
乒乓球游戏控制器
verilog
带报告
名称：乒乓球游戏控制器
verilog
（代码在文末付费下载）软件：Quartus语言：
Verilog
要求：乒乓球控制器（数码管显示各3位：2位显示当前局分数，1位赢得局数，再有一个数码管显示当前局数）利用显示灯表示球网和乒乓球利用显示灯表示球台的边界在球网和球台边界范围内
蟹代码丫
·
2023-09-30 10:38
游戏
fpga开发
IC验证|
Verilog
语法详解之条件语句
Verilog
是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院
·
2023-09-28 17:40
fpga开发
Verilog语法
牛客网发布了全新数字逻辑题库！会不会导致今年FPGA/IC行业更卷？！！
现在笔试大致分为选择、简答和编程三部分，选择主要考察基础理论知识，编程主要考察
Verilog
，尤其是我们芯片类的岗位，笔面试都会考察
Verilog
选择和简答都好说，网上资源还挺多的，但是
Verilog
就比较麻烦
Hack电子
·
2023-09-28 17:09
机器学习
java
编程语言
人工智能
大数据
数字IC设计笔试常见大题整理（简答+手撕）
IC修真院为大家整理了一些数字IC设计的笔试常见题目，大家快来领取吧~面试题目（文末可全领）1.简述latch与FF的区别，并用
verilog
分别实现1bitlatch与DFF。
IC修真院
·
2023-09-28 17:08
fpga开发
数字IC
IC
IC笔面试题目
出租车计费器
verilog
出租车计价器FPGA
名称：出租车计费器
verilog
出租车计价器软件：Quartus语言：
Verilog
要求：出租车模拟计费系统的实现设计一个模拟的出租车计费系统，能显示里程和费用。
蟹代码丫
·
2023-09-28 11:54
fpga开发
【
Verilog
教程】6.2
Verilog
任务
关键词：任务任务与函数的区别和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算，而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。下面对任务与函数的区别进行概括：任务任务声明任务在模块中任意位置定义，并在模块内任意位置引用，作用范围也局限于此模块。模块内子程序出现下面任意一个条件时，则必须使用任
高山仰止景
·
2023-09-28 11:12
Verilog教程
fpga开发
Verilog教程
Verilog
Josh‘s Notes: System
Verilog
验证 (Part 1 — 验证导论)
文章目录1.验证流程1.1.不同层次上的测试1.2.验证计划2.Testbench的基本功能3.定向测试4.方法学基础5.约束下的随机激励6.我们的随机化对象是什么6.1.设备和环境配置6.2.输入数据6.3.协议异常、错误和违例6.4.时延和同步6.5.并行的随机测试7.功能覆盖率7.1.从功能覆盖率到激励的反馈8.Testbench的构建9.分层testbench9.1.不分层的testben
Josh Gao
·
2023-09-28 10:18
电子/通信工程师的修养
#
SystemVerilog
SystemVerilog
验证
Testbench
【
Verilog
教程】6.5
Verilog
避免Latch
关键词：触发器，锁存器Latch的含义锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。当电平信号无效时，输出信号随输入信号变化，就像通过了缓冲器；当电平有效时，输出信号被锁存。激励信号的任何变化，都将直接引起锁存器输出状态的改变，很有可能会因为瞬态特性不稳定而产生振荡现象。锁存器示意图如下：触
高山仰止景
·
2023-09-28 08:00
Verilog教程
fpga开发
Verilog
【
Verilog
教程】6.4
Verilog
竞争与冒险
关键字：竞争，冒险，书写规范产生原因数字电路中，信号传输与状态变换时都会有一定的延时。在组合逻辑电路中，不同路径的输入信号变化传输到同一点门级电路时，在时间上有先有后，这种先后所形成的时间差称为竞争（Competition）。由于竞争的存在，输出信号需要经过一段时间才能达到期望状态，过渡时间内可能产生瞬间的错误输出，例如尖峰脉冲。这种现象被称为冒险（Hazard）。竞争不一定有冒险，但冒险一定会有
高山仰止景
·
2023-09-28 07:59
Verilog教程
数据结构
fpga开发
Verilog教程
Verilog
音乐流水灯音乐播放器数码管显示
Verilog
名称：音乐流水灯音乐播放器数码管（代码在文末付费下载）软件：Quartus语言：
Verilog
要求：要求设计一个基于FPGA的带数码管显示的音乐流水灯装置。
蟹代码丫
·
2023-09-28 07:53
fpga开发
FPGA的DQPSK调制解调
Verilog
名称：DQPSK调制解调软件：Quartus语言：
Verilog
要求：使用
Verilog
语言进行DQPSK调制和解调，并进行仿真代码下载：DQPSK调制解调
verilog
，quartus_
Verilog
蟹代码丫
·
2023-09-28 07:23
fpga开发
DDS信号发生器
Verilog
波形发生器FPGA
名称：DDS信号发生器
Verilog
波形发生器软件：Quartus语言：
Verilog
要求：1.可产生正弦波，锯齿波，三角波，方波4种波形，频率可调2.具有波形选择、起动、停止功能。
蟹代码丫
·
2023-09-28 07:23
fpga开发
基于FPGA的呼叫设备
verilog
开发
欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础随着集成电路技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的
fpga和matlab
·
2023-09-28 07:53
FPGA
其他
fpga开发
16路呼叫设备
FPGA病房呼叫系统实现
使用
verilog
语言在QuartusII下实现文工程没有调用IP核，都是自己设计的代码文件，可以用于ISE，vivado等开发工具下使用下面是工程顶层模块代码部分截图：顶层模块代码：moduleSRCall
QQ_778132974
·
2023-09-28 07:22
D1：verilog设计
fpga开发
Quartus医院病房呼叫系统病床呼叫
Verilog
，源代码下载
名称：医院病房呼叫系统病床呼叫软件：Quartus语言：
Verilog
要求：1、用1~6个开关模拟6个病房的呼叫输入信号,1号优先级最高;1~6优先级依次降低;2、用一个数码管显示呼叫信号的号码;没信号呼叫时显示
蟹代码丫
·
2023-09-28 06:49
fpga开发
FPGA纯
verilog
实现16路视频拼接显示，提供工程源码和技术支持
目录1、前言版本更新说明免责声明2、我已有的FPGA视频拼接叠加融合方案3、设计思路框架视频源选择OV5640摄像头配置及采集静态彩条视频拼接算法图像缓存视频输出4、vivado工程详解5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项9、上板调试验证并演示静态演示动态演示10、福利：工程源码获取1、前言没玩过图像拼接都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过
9527华安
·
2023-09-28 06:34
菜鸟FPGA图像处理专题
FPGA视频拼接叠加融合
fpga开发
verilog
视频拼接
图像处理
[转载]
verilog
经典例程整理
【例5.6】用fork-join并行块产生信号波形`timescale10ns/1nsmodulewave2;regwave;parametercycle=5;initialforkwave=0;#(cycle)wave=1;#(2*cycle)wave=0;#(3*cycle)wave=1;#(4*cycle)wave=0;#(5*cycle)wave=1;#(6*cycle)$finish;j
yc2020021699
·
2023-09-28 03:25
FPGA面试知识
verilog
HDL4SE：软件工程师学习
Verilog
语言（十一）
这些概念本来在
verilog
中的行为级描述中是有的，但是由于不是RTL描述，因此无法直接编译成电路，状态机则提供了顺序，分支，循环等控制结构的RTL描述。
饶先宏
·
2023-09-28 03:20
笔记
verilog
caffe
卷积神经网络
深度学习
openmp
【
Verilog
教程】6.7
Verilog
流水线
关键词：流水线，乘法器硬件描述语言的一个突出优点就是指令执行的并行性。多条语句能够在相同时钟周期内并行处理多个信号数据。但是当数据串行输入时，指令执行的并行性并不能体现出其优势。而且很多时候有些计算并不能在一个或两个时钟周期内执行完毕，如果每次输入的串行数据都需要等待上一次计算执行完毕后才能开启下一次的计算，那效率是相当低的。流水线就是解决多周期下串行数据计算效率低的问题。流水线流水线的基本思想是
高山仰止景
·
2023-09-28 03:16
Verilog教程
fpga开发
Verilog教程
Verilog
数据结构
上一页
28
29
30
31
32
33
34
35
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他